| 发明名称 | 叠层型电子部件及其制造方法 | ||
| 摘要 | 本发明提供制造具有交替层叠有电介质层(2)和内部电极层(3)的元件主体(10)的叠层型电子部件的方法。对于用于形成内部电极层(3)的电极糊料中所含的导电性粒子的粒径α和抑制剂粒子的粒径β而言，使得α/β＝0.8～8.0。另外，使导电性糊料中抑制剂粒子的添加量多于30wt％、少于65wt％。 | ||
| 申请公布号 | CN101047065A | 申请公布日期 | 2007.10.03 |
| 申请号 | CN200710089708.9 | 申请日期 | 2007.03.27 |
| 申请人 | TDK株式会社 | 发明人 | 伊东和重;田中公二;高桥诚;吉井彰敏;冈部昌幸 |
| 分类号 | H01G4/30(2006.01);H01G4/008(2006.01);H01B1/00(2006.01) | 主分类号 | H01G4/30(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 孙秀武;李平英 |
| 主权项 | 1.一种叠层型电子部件的制造方法，其为制造使用电介质糊料形成的电介质层和使用导电性糊料形成的内部电极层交替层叠的叠层型电子部件的方法，其特征在于，在所述导电性糊料中添加导电性粒子和抑制剂粒子，将所述导电性糊料中所含的导电性粒子的平均粒径设为α、抑制剂粒子的平均粒径设为β时，α/β为0.8～8.0，相对于100重量份所述导电性粒子，所述抑制剂粒子的添加比例多于30wt％、小于65wt％。 | ||
| 地址 | 日本东京 | ||