| 主权项 |
1.一种可对IDE主装置与IDE从属装置分别除错之晶 片,系与一外部IDE主装置以及一外部IDE从属装置配 合,包括: 一前端装置,包含一内部IDE从属装置,用以提供一 从属装置资料,当该内部IDE从属装置根据一从属装 置除错致能信号之指示而导引该内部IDE从属装置 所提供之该从属装置资料至该外部IDE主装置时,系 对该内部IDE从属装置进行除错侦测;以及 一后端装置,包含一内部IDE主装置,用以提供一主 装置资料,当该内部IDE主装置根据一主装置除错致 能信号之指示而接收由该外部IDE从属装置所输入 之从属装置资料时,系对该内部IDE主装置进行除错 侦测。 2.如申请专利范围第1项所述之晶片,其中该后端装 置更包括一第一开关,用以根据该从属装置除错致 能信号之指示,以导引该内部IDE从属装置的所提供 之该从属装置资料至该内部IDE主装置或至该外部 IDE主装置中。 3.如申请专利范围第1项所述之晶片,其中该前端装 置更包括一第二开关,用以根据该主装置除错致能 信号之指示,以决定是否提供该外部从属装置所提 供的从属装置资料至该后端装置。 4.如申请专利范围第1项所述之晶片,其中该内部IDE 主装置与该外部IDE主装置皆是MPEG解码器。 5.如申请专利范围第1项所述之晶片,其中该内部IDE 从属装置是DVD伺服模组。 6.如申请专利范围第1项所述之晶片,其中该外部IDE 从属装置是一个能提供MPEG位元串流之元件。 7.如申请专利范围第1项所述之晶片,其中该后端装 置及该前端装置整合在同一颗晶片上。 8.一种包含主装置与从属装置之整合式晶片,该整 合式晶片可与一外部主装置以及一外部从属装置 配合,用以分别对该主装置与该从属装置进行除错 侦测,包括: 一前端装置,包含一内部从属装置,用以提供一从 属装置资料,当该内部从属装置根据一从属装置除 错致能信号之指示而导引该内部从属装置所提供 之该从属装置资料至该外部主装置时,系对该内部 从属装置进行除错侦测;以及 一后端装置,包含一内部主装置,用以提供一主装 置资料,当该内部主装置根据一主装置除错致能信 号之指示而接收由该外部从属装置所输入之从属 装置资料时,系对该内部主装置进行除错侦测; 其中当该内部主装置接收该内部从属装置所提供 之该从属装置资料时,该整合式晶片系于无除错模 式下工作。 9.如申请专利范围第8项所述之晶片,其中该后端装 置更包括一第一开关,用以根据该从属装置除错致 能信号之指示,以导引该内部从属装置的所提供之 该从属装置资料至该内部主装置或至该外部主装 置中。 10.如申请专利范围第8项所述之晶片,其中该前端 装置更包括一第二开关,用以根据该主装置除错致 能信号之指示,以决定是否提供该外部从属装置所 提供的从属装置资料至该后端装置。 11.如申请专利范围第8项所述之晶片,其中该内部 主装置与该外部主装置皆是MPEG解码器。 12.如申请专利范围第8项所述之晶片,其中该内部 从属装置是DVD伺服模组。 13.如申请专利范围第8项所述之晶片,其中该外部 从属装置是一个能提供MPEG位元串流之元件。 14.如申请专利范围第8项所述之晶片,其中该内部 从属装置与该内部主装置系遵循IDE装置。 图式简单说明: 图1为根据于本发明较佳实施例之可对IDE主装置与 IDE从属装置分别除错之晶片之电路图。 图2绘示图1的晶片在整合模式时的资料流。 图3绘示图1的晶片在从属装置除错模式时的资料 流。 图4绘示图1的晶片在主装置除错模式时的资料流 。 |
