| 摘要 |
本发明揭示一数位处理器可透过一单导体程式化汇流排被耦合至一处理器程式器。该数位处理器与该处理器程式器各具有一单程式化连接(举例来说，终端、接针等)，它们会分别被耦合至该单导体程式化汇流排。该处理器程式器可能包括一指令编码器/解码器、一曼彻斯特编码器、一曼彻斯特解码器、一汇流排接收器、以及一汇流排传送器。该汇流排接收器与汇流排传送器可被耦合至该单连接，而该单连接则可被耦合至该单导体程式化汇流排。该指令编码器/解码器可被耦合至一程式化控制台，举例来说，个人电脑、工作站等。该数位处理器可能包括一指令编码器/解码器、一曼彻斯特编码器、一曼彻斯特解码器、一汇流排接收器、一汇流排传送器、一处理单元(CPU)、以及一程式记忆体。该汇流排接收器与汇流排传送器可被耦合至一含该数位处理器的积体电路封装上的该单连接，举例来说，终端、接针、焊球等。该单连接可被耦合至该单导体程式化汇流排。该指令编码器/解码器可被耦合至该CPU以及该程式记忆体。 |
