| 发明名称 | 处理单元和处理方法 | ||
| 摘要 | 从路径量度存储装置1中读取两个路径量度(PM0，PM1)，从分支量度存储装置3中读取两个分支量度(BM0，BM1)。由比较装置5、加法装置6、比较结果存储装置7和选择装置8使用PM0+MB0和PM1+BM1来执行ACS运算。与此ACS运算平行，由比较装置9、加法装置10、比较结果存储装置11和选择装置12使用PM0+MB1和PM1+BM0来执行ACS运算。 | ||
| 申请公布号 | CN101018103A | 申请公布日期 | 2007.08.15 |
| 申请号 | CN200610100346.4 | 申请日期 | 1998.06.29 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 山中隆太郎;铃木秀俊;芜尾英之;冈本稔;M·K·斯通 |
| 分类号 | H04L1/00(2006.01);H03M13/41(2006.01);H03M13/00(2006.01);H04B14/04(2006.01);G06F11/00(2006.01);G06F11/10(2006.01);H03M13/23(2006.01) | 主分类号 | H04L1/00(2006.01) |
| 代理机构 | 上海专利商标事务所有限公司 | 代理人 | 李玲 |
| 主权项 | 1、一种数字信号处理器，包括：处理单元，被配置成执行指令，其中，所述处理单元能执行寄存器-寄存器算法逻辑运算；所述处理单元确定第一数据与第二数据的第一最小数据，该确定与确定第三数据与第四数据的第二最小数据同时进行；所述处理单元输出包括所述第一最小数据和所述第二最小数据的处理数据；所述第一最小数据的比特长和所述第二最小数据的比特长分别等于n比特的长度；以及所述处理数据的比特长等于2n比特的长度。 | ||
| 地址 | 日本国大阪府门真市 | ||