发明名称 集成电路的制造方法
摘要 一种集成电路的制造方法,首先在基底上的第二材料层上形成一图案化第一材料层。接着,进行一转换工艺,此工艺会消耗第一材料层侧壁的材料,并会在侧壁上形成第三材料层,且侧壁上的第三材料层的宽度大于相对应的第一材料层在进行该转换工艺时所消耗的宽度。然后,以第三材料层为掩模层,图案化第二材料层。接下来,在基底上形成第四材料层,之后,对第四材料层进行一平坦化工艺或是移除部份第四材料层,以穿过第四材料层暴露出该图案化第一材料层的上表面。继之,移除曝露出来的图案化第一材料层,穿过第四材料层暴露出部分第二材料层,以及以第四材料层作为掩模层,图案化第二材料层。
申请公布号 CN1331212C 申请公布日期 2007.08.08
申请号 CN200410084068.9 申请日期 2004.10.18
申请人 旺宏电子股份有限公司 发明人 洪士平
分类号 H01L21/82(2006.01);H01L21/027(2006.01) 主分类号 H01L21/82(2006.01)
代理机构 北京集佳知识产权代理有限公司 代理人 王学强
主权项 1.一种集成电路的制造方法,其特征是,该方法包括:在一基底上的第二材料层上形成图案化的第一材料层,且图案化的该第一材料层具有多个上表面及多个侧壁;进行一转换工艺,是通过消耗图案化的该第一材料层侧壁上的材料,以于图案化的该第一材料层的该些侧壁上形成第三材料层,且每一个侧壁上的该第三材料层的宽度大于相对应的该第一材料层在进行该转换工艺时所消耗的宽度;以该第三材料层作为掩模层,图案化该第二材料层;在该基底上形成第四材料层;去除部分该第四材料层,暴露出该图案化第一材料层的上表面;将曝露出来的该第一材料层去除,以穿过该第四材料层,暴露出部分该第二材料层;以及以该第四材料层作为掩模层,图案化该第二材料层。
地址 台湾省新竹科学工业园区力行路16号