发明名称 电路阵列基板
摘要 在玻璃基板3上形成相互绝缘的多晶硅半导体层21和伪多晶硅半导体层25。栅极绝缘膜31形成于多晶硅半导体层21、伪多晶硅半导体层25以及玻璃基板3上。栅极绝缘膜31由扫描和栅极线11覆盖,它与多晶硅半导体层21和伪多晶硅半导体层25重叠。多晶硅半导体层21与扫描和栅极线11耦合以限定电容器Ca并与参考电位耦合以限定电容器Cb。同样,伪多晶硅半导体层25与扫描和栅极线11耦合以限定电容器Cc并与参考电位耦合以限定电容器Cd。电容器Cc和Cd增加与这些Ca和Cb并联的电容以抑制在形成扫描和栅极线11后由于过程中产生的静电荷引起的施加到扫描和栅极线11与多晶硅半导体层21之间的栅极绝缘膜31上的电压的增加。因此,可以抑制栅极绝缘膜31处的静电击穿以及像素5的点缺陷。
申请公布号 CN1328621C 申请公布日期 2007.07.25
申请号 CN200410064228.3 申请日期 2004.08.18
申请人 东芝松下显示技术有限公司 发明人 川村哲也
分类号 G02F1/1368(2006.01);H01L29/786(2006.01) 主分类号 G02F1/1368(2006.01)
代理机构 上海专利商标事务所有限公司 代理人 陈炜
主权项 1.一种电路阵列基板,其特征在于,包括:透光基板;薄膜晶体管,它形成于所述透光基板上,具有第一半导体层、栅极绝缘膜和栅极线;以及第二半导体层,它形成于所述透光基板上,其中,所述栅极线与所述第一和第二半导体层重叠,而所述栅极绝缘膜置于所述栅极线和所述第一和第二半导体层之间。
地址 日本东京