| 摘要 |
Die Erfindung bezieht sich auf ein Halbleiterspeicherbauelement mit einer Mehrzahl von Teilfeldern (S_ARR) mit jeweils einer Mehrzahl von Speicherzellen (MC), einer Mehrzahl von Abtastverstärkerbereichen (BK_SA), die jeweils zwischen zwei in einer Bitleitungsrichtung benachbarten Teilfeldern angeordnet sind und eine Mehrzahl von Bitleitungsabtastverstärkern (BLSAs) zum Abtasten und Verstärken von Daten auf einem Bitleitungspaar (BL, /BL) eines zugehörigen Teilfeldes beinhalten, und einer Mehrzahl von Wortleitungstreiberbereichen (BK_SWD), die jeweils zwischen zwei in einer Wortleitungsrichtung benachbarten Teilfeldern angeordnet sind, wobei eine Mehrzahl von Subwortleitungstreibern (SWDs) im jeweiligen Wortleitungstreiberbereich angeordnet sind, um eine durch ein Wortleitungsfreigabesignal sowie ein verzögertes Decodiersignal und ein invertiertes Decodiersignal (PX<J>D, PX<J>B), die ein Paar bilden, spezifizierte Wortleitung zu treiben, wobei das Wortleitungsfreigabesignal eine aus mehreren Wortleitungen bestehende Wortleitungsgruppe spezifiziert und das Decodiersignalpaar eine einzelne Wortleitung aus der spezifizierten Wortleitungsgruppe spezifiziert. DOLLAR A Erfindungsgemäß sind in den Abtastverstärkerbereichen Decodiertreiber (PXDd<J>, PXDb<J>) zur Erzeugung des verzögerten Decodiersignals und des invertierten Decodiersignals in Reaktion auf zugehörige Vordecodiersignale (PX<J>) angeordnet. DOLLAR A Verwendung z.B. für hochintegrierte Halbleiterspeicherbauelemente mit vertikalen ...
|
