发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种半导体器件的制造方法,此方法包括提供具有嵌壁式栅极与深沟槽电容元件的衬底,其中该嵌壁式栅极的突出部与深沟槽电容元件的上部露出衬底;在此上部及突出部的侧壁形成间隙壁;在间隙壁间的间隙间形成由导电材料构成的埋入层;对衬底、间隙壁、及埋入层进行图案化工艺以形成平行的浅沟槽结构进而定义埋入位线插塞及电容埋入表面区域(capacitor buried surface straps);在浅沟槽结构内填入介电材料层;接着,形成字线,其跨过嵌壁式栅极;再接着形成与埋入位线插塞电连接的位线,其中该字线未覆盖于电容埋入表面区域上;以及形成与该电容埋入表面区域电连接的堆叠式电容器。另外,本发明还提供一种半导体器件的结构。 |
申请公布号 |
CN1992202A |
申请公布日期 |
2007.07.04 |
申请号 |
CN200610092704.1 |
申请日期 |
2006.06.12 |
申请人 |
南亚科技股份有限公司 |
发明人 |
李培瑛 |
分类号 |
H01L21/82(2006.01);H01L21/8242(2006.01);H01L27/02(2006.01);H01L27/108(2006.01) |
主分类号 |
H01L21/82(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波;侯宇 |
主权项 |
1、一种半导体器件的制造方法,包括:提供衬底,其具有嵌壁式栅极与深沟槽电容元件,其中该嵌壁式栅极的突出部与该深沟槽电容元件的上部露出于该衬底;在该上部及该突出部的侧壁形成间隙壁;在该间隙壁间的间隙中形成由导电材料构成的埋入层;对该衬底、该间隙壁、及该埋入层进行图案化工艺以形成平行的浅沟槽结构进而将该埋入层定义为埋入位线插塞及电容埋入表面区域;在该浅沟槽结构内填入介电材料层;形成跨过该嵌壁式栅极的字线;形成与该埋入位线插塞电连接的位线,其中该字线未覆盖于该电容埋入表面区域上;以及形成与该电容埋入表面区域电连接的堆叠式电容器。 |
地址 |
中国台湾桃园县 |