| 发明名称 | 半导体装置的制造方法、半导体装置、电路基板、电子设备 | ||
| 摘要 | 一种半导体装置的制造方法，其中，上述半导体装置，包括从形成电子电路的基板的有源面侧向该基板的背面侧贯通的连接端子、在上述有源面上与上述连接端子电连接的导电图形，上述制造方法，包括在上述有源面侧形成用于埋入上述连接端子的孔部的工序、在上述孔部及与该孔部相连的有源面上的位置上汇总形成为上述连接端子及上述导电图形的导电膜的工序、通过研磨上述导电膜进行平整化的工序、减小上述基板的厚度使上述连接端子的一部分在上述基板背面侧露出的上序。 | ||
| 申请公布号 | CN1324669C | 申请公布日期 | 2007.07.04 |
| 申请号 | CN200410101109.0 | 申请日期 | 2004.12.14 |
| 申请人 | 精工爱普生株式会社 | 发明人 | 山口浩司 |
| 分类号 | H01L21/60(2006.01);H01L21/28(2006.01);H01L21/3205(2006.01);H01L23/00(2006.01);H01L27/00(2006.01) | 主分类号 | H01L21/60(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 李香兰 |
| 主权项 | 权利要求书1.一种半导体装置的制造方法，上述半导体装置包括：从形成有电子电路的基板的有源面侧向该基板的背面侧贯通的连接端子、在上述有源面上与上述连接端子电连接的导电图形；上述制造方法包括：在上述有源面侧形成用于埋入上述连接端子的孔部的工序、在上述孔部及与该孔部相连的有源面上的位置，在同一成膜工序中形成成为上述连接端子及上述导电图形的导电膜的工序、研磨上述导电膜的表面而进行平整化的工序、减小上述基板的厚度，使上述连接端子的一部分在上述基板背面侧露出的工序。 | ||
| 地址 | 日本东京 | ||