| 摘要 |
本发明揭示一种用于半导体记忆体装置之内建终端电路，其包含：一ODT(内建终端)输入驱动单元，其以根据一具有至少二位元之第一码Pcode<0：N>的电阻比为基础来分开一输入电压并输出一第一线电压；一第一ODT控制单元，其以根据不论该第一线电压与参考电压是否彼此匹配来计算该第一码或重置该第一码至一第一设定值；一ODT输出驱动单元，其以基于该根据该第一码之电阻比与一根据一具有至少二位元的第二码之电阻比来分开一输入电压并输出一第二线电压；以及一第二ODT控制单元，其以根据不论该第二线电压与该参考电压是否彼此符合来计算该第二码或重置该第二码至一第二设定值。 |
