| 主权项 |
1.一种高速低杂讯压控延迟元件,用以将所接收之 一第一输入讯号与一第二输入讯号延迟一延迟时 间后输出一第一输出讯号与一第二输出讯号,其中 更接收一控制电压据以调整该延迟时间,该高速低 杂讯压控延迟元件包括: 一第一电晶体,具有源极端、闸极端与汲极端,该 第一电晶体之源极端耦接至一第一电压线,其中该 第一电晶体之汲极端之讯号系该第二输出讯号; 一第二电晶体,具有源极端、闸极端与汲极端,该 第二电晶体之闸极端耦接至该第一电晶体之汲极 端,该第二电晶体之汲极端耦接至该第一电晶体之 闸极端,该第二电晶体之源极端耦接至该第一电压 线,其中该第二电晶体之汲极端之讯号系该第一输 出讯号; 一第三电晶体,具有源极端、闸极端与汲极端,该 第三电晶体之闸极端耦接至该第二电晶体之汲极 端,该第三电晶体之汲极端耦接至该第一电晶体之 汲极端,该第三电晶体之源极端耦接至一第二电压 线; 一第四电晶体,具有源极端、闸极端与汲极端,该 第四电晶体之闸极端耦接至该第一电晶体之汲极 端,该第四电晶体之汲极端耦接至该第三电晶体之 闸极端,该第四电晶体之源极端耦接至该第二电压 线; 一第一转换器,有一输入端与一输出端,该第一转 换器之输入端接收该第一输入讯号,该第一转换器 之输出端耦接至该第一电晶体之汲极端; 一第二转换器,有一输入端与一输出端,该第二转 换器之输入端接收该第二输入讯号,该第二转换器 之输出端耦接至该第二电晶体之汲极端; 一第三转换器,具有一输入端与一输出端,该第三 转换器之输入端接收该控制电压,该第三转换器之 输出端耦接至该第一电晶体之汲极端;以及 一第四转换器,具有一输入端与一输出端,该第四 转换器之输入端接收该控制电压,该第四转换器之 输出端耦接至该第二电晶体之汲极端。 2.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中该第一电晶体之长宽比例(W/L)等于该 第二电晶体。 3.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中该第一电晶体之长宽比例(W/L)大于等 于该第三电晶体。 4.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中该第三电晶体之长宽比例(W/L)等于该 第四电晶体。 5.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中该第一电晶体与该第二电晶体为N型 金属氧半导体场效应电晶体(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)。 6.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中该第三电晶体与该第四电晶体为P型 金属氧半导体场效应电晶体。 7.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中 该第一转换器包括一第五电晶体,具有源极端、闸 极端与汲极端,其中该第五电晶体之源极端耦接至 该第一电压线、该第五电晶体之闸极端系为该第 一转换器之输入端、该第五电晶体之汲极端系为 该第一转换器之输出端;以及 该第二转换器包括一第六电晶体,具有源极端、闸 极端与汲极端,其中该第六电晶体之源极端耦接至 该第一电压线、该第六电晶体之闸极端系为该第 二转换器之输入端、该第六电晶体之汲极端系为 该第二转换器之输出端。 8.如申请专利范围第7项所述之高速低杂讯压控延 迟元件,其中该第五电晶体与该第六电晶体系为N 型金属氧半导体场效应电晶体。 9.如申请专利范围第7项所述之高速低杂讯压控延 迟元件,其中该第五电晶体之长宽比例(W/L)等于该 第六电晶体。 10.如申请专利范围第7项所述之高速低杂讯压控延 迟元件,其中该第五电晶体之长宽比例(W/L)大于等 于该第一电晶体。 11.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中: 该第一转换器包括一第九电晶体,具有源极端、闸 极端与汲极端,其中该第九电晶体之源极端耦接至 该第二电压线、该第九电晶体之闸极端系为该第 一转换器之输入端、该第九电晶体之汲极端系为 该第一转换器之输出端;以及 该第二转换器包括一第十电晶体,具有源极端、闸 极端与汲极端,其中该第十电晶体之源极端耦接至 该第二电压线、该第六电晶体之闸极端系为该第 二转换器之输入端、该第十电晶体之汲极端系为 该第二转换器之输出端。 12.如申请专利范围第11项所述之高速低杂讯压控 延迟元件,其中该第九电晶体与该第十电晶体系为 P型金属氧半导体场效应电晶体。 13.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中: 该第三转换器包括一第七电晶体,具有源极端、闸 极端与汲极端,其中该第七电晶体之源极端耦接至 该第二电压线、该第七电晶体之闸极端系为该第 三转换器之输入端、该第七电晶体之汲极端系为 该第三转换器之输出端;以及 该第四转换器包括一第八电晶体,具有源极端、闸 极端与汲极端,其中该第八电晶体之源极端耦接至 该第二电压线、该第八电晶体之闸极端系为该第 四转换器之输入端、该第八电晶体之汲极端系为 该第四转换器之输出端。 14.如申请专利范围第13项所述之高速低杂讯压控 延迟元件,其中该第七电晶体与该第八电晶体系为 P型金属氧半导体场效应电晶体。 15.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中 该第三转换器包括一第十一电晶体,具有源极端、 闸极端与汲极端,其中该第十一电晶体之源极端耦 接至该第一电压线、该第十一电晶体之闸极端系 为该第三转换器之输入端、该第十一电晶体之汲 极端系为该第三转换器之输出端;以及 该第四转换器包括一第十二电晶体,具有源极端、 闸极端与汲极端,其中该第十二电晶体之源极端耦 接至该第一电压线、该第十二电晶体之闸极端系 为该第四转换器之输入端、该第十二电晶体之汲 极端系为该第四转换器之输出端。 16.如申请专利范围第15项所述之高速低杂讯压控 延迟元件,其中该第十一电晶体与第十二电晶体系 为一N型金属氧半导体场效应电晶体。 17.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,其中该第一电压线系接地电压线,以及该 第二电压线系电源电压线。 18.如申请专利范围第1项所述之高速低杂讯压控延 迟元件,系适用于一压控振荡器。 图式简单说明: 图1绘示为习知压控振荡器的电路图。 图2绘示为习知利用串接三级相同的放大器之压控 振荡器的电路图。 图3绘示为习知压控延迟元件的电路图。 图4绘示为另一习知压控延迟元件的电路图。 图5绘示为以图4的压控延迟元件串接成压控振荡 器,其频率对控制电压关系图。 图6绘示为本发明一较佳实施例之高速低杂讯压控 延迟元件电路图。 图7绘示为分别以图4与图6的压控延迟元件串接成 压控振荡器,其频率对控制电压关系图。 图8绘示为本发明另一较佳实施例之高速低杂讯压 控延迟元件电路图。 图9绘示为压控延迟元件之实施例电路图。 图10绘示为压控延迟元件之另一实施例电路图。 |
