发明名称 |
半导体器件及其制造方法 |
摘要 |
该半导体器件包括形成在一个半导体基片(10)中的第一导电型的第一阱(14);形成在第一阱(14)中的第二导电型的第二阱(16);以及一个晶体管(40),其中包括由形成在第二阱(16)中的第一导电型的杂质区所形成的控制栅极(18)、隔着一个沟道区(25)形成的第一杂质扩散层(26)和第二杂质扩散层(33)、以及隔着一个栅绝缘膜(24)形成在该沟道区(25)和该控制栅极(18)之上的浮置栅极(20)。该控制栅极(18)被埋在该半导体基片(10)中,这不必在浮置栅极(20)上形成控制栅极(18)。因此,可以通过相同的制造工艺形成该存储器晶体管和其他晶体管。因此,可以减少制造工艺以及该半导体器件可以变得廉价。 |
申请公布号 |
CN1320661C |
申请公布日期 |
2007.06.06 |
申请号 |
CN200310123217.3 |
申请日期 |
2003.12.19 |
申请人 |
富士通株式会社 |
发明人 |
伊藤昌树;片山雅也;古山孝昭;河端正蔵 |
分类号 |
H01L29/788(2006.01);H01L27/108(2006.01) |
主分类号 |
H01L29/788(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
朱海波 |
主权项 |
权利要求书1.一种半导体器件,包括:晶体管,包括形成在半导体基片的第一区域中的第一杂质扩散层和第二杂质扩散层;由形成在所述半导体基片的第二区域中的第一导电型的杂质区所形成的控制栅极;以及在从所述第一杂质扩散层和第二杂质扩散层之间的沟道区到所述控制栅极的区域之上形成的浮置栅极,所述浮置栅极隔着第一栅绝缘膜形成在所述沟道区之上,所述浮置栅极隔着第二栅绝缘膜形成在所述控制栅极之上,形成在所述半导体基片中的第一导电型的第一阱;以及形成在所述第一阱中的第二导电型的第二阱,所述控制栅极形成在所述第二阱中,其特征在于,所述第一阱形成在所述半导体基片的包括所述第二区域但不包括第一区域的第三区域中;所述控制栅极和浮置栅极彼此相对的区域的面积是所述沟道区和浮置栅极彼此相对的区域的面积的10倍或更多倍。 |
地址 |
日本神奈川 |