收缩卷积编码的单步方法和装置

摘要

本发明涉及一种收缩卷积编码的单步方法和装置，包括多位地址产生器；编码表；编码表选择器。本发明是将收缩卷积编码过程中的卷积编码和具有不同码率的收缩编码整合成一个单一的步骤，并通过一次查表的方式来完成这一步骤，本发明的另一个特性是每一次查表可以决定多位(比特)输出。这些特性大大加快了编码速度。查表所用的表格称为编码表，是根据卷积编码的生成多项式和收缩编码的收缩矩阵来制定的，编码表储存于内容固定的只读存储器(ROM)或内容可随时装载的随机存储器(RAM)中，也可用逻辑门电路来实现。本发明大大加快了编码速度，适用于高速数字通信系统。

主权项

权利要求书1、一种收缩卷积编码的单步方法，其特征在于所述的收缩卷积编码的单步方法包括下列过程：(一)原始数据输入到多位地址产生器，产生多位地址，即，是指码率＝p/q时，地址由一个p+k-1位二进制数组成，其中k是卷积码的约束长度，每p位新的输入原始数据产生出一个新的地址；(二)不同的收缩矩阵有不同的编码表，编码表有m个：根据收缩卷积编码生成多项式G1(X)和G2(X)及收缩矩阵1制定的编码表1；根据收缩卷积编码生成多项式G1(X)和G2(X)及收缩矩阵2制定的编码表2……及根据收缩卷积编码生成多项式G1(X)和G2(X)及收缩矩阵m制定的编码表m，其中每个编码表对应了一种收缩卷积编码的码率，所述的多位地址产生器中产生的每一个地址在m个编码表之一，由码率决定的表中找到相应的收缩卷积编码，所述的编码表为：码率＝p/q时，编码表的地址是p+k-1位，因此共有2p+k-1个地址，每个地址中储存的内容是一个q位二进制数的收缩卷积码，这q位收缩卷积码的排列是由这些码输出后的需要来决定的，在保持码率不变的条件下，倍增码率的分子P＝L·p和分母Q＝L·q，编码表的地址增加，每个地址中储存的收缩卷积码的长度也会成倍增加；(三)由编码表选择器根据所需要的码率选择一个相应的编码表，并把找到的收缩卷积编码作为输出发送出去。