快闪记忆模组结构改良

摘要

本创作系提供一种快闪记忆模组结构改良，其快闪记忆体应用于电路板时，透过另一设置之基座，将快闪记忆体置入其内，而达到资料读取之功效，藉由此装置，使快闪记忆体于组装、维修甚或更换时，可达到迅速、简便且节省成本之目的。

主权项

1.一种快闪记忆模组结构改良,其系由基座、导接 脚及快闪记忆体所构成,其特征在于该快闪记忆体 系透过置入一基座,并将基座之导接脚接置于电路 板上,藉此使其快闪记忆体缩减更换、维修所需之 工时,并大大降低成本之堪虑。 2.如申请专利范围第1项所述之快闪记忆模组结构 改良,其中快闪记忆体可为序列先进技术连接器介 面(SATA,Serial Advanced Technologe Architecture)介面及相关 应用介面者。 图式简单说明: 第一图系习用之立体图。 第二图系本创作之立体图。 第三图系本创作之立体分解图。 第四图系本创作实施例图之一。 第五图系本创作实施例图之二。 第六图系本创作实施例图之三。