| 主权项 |
1.一种半导体元件内连接结构之形成方法,至少包含:于含有一底层之一半导体基底上形成一牺牲层的步骤;对定义该牺牲层特定部分施行图案化处理的步骤;于该牺牲层间之空间埋入一导电层,形成一内连接的步骤;选择性地除去该牺牲层的步骤;以及形成一层间绝缘层而于该内连接间之空间埋入空气间隔的步骤。2.如申请专利范围第1项所述之半导体元件内连接结构之形成方法,其中对该牺牲层施行图案化处理的步骤系使上述牺牲层侧壁呈锥角状态,而定义为上述牺牲层之线宽越向下越宽。3.如申请专利范围第1项所述之半导体元件内连接结构之形成方法,其中上述层间绝缘层系,USG(undopedsilicate glass)、PSG(phos-phoros silicate glass)、BSG(borosilicate glass)、BPSG(borophosphoros silicate glass)、FSG(fluorinated silicate glass)、聚合物及SOG(spin on glass)层之中一种。4.如申请专利范围第3项所述之半导体元件内连接结构之形成方法,其中上述层间绝缘层系,介电常数低于4之低介电层。5.如申请专利范围第3项所述之半导体元件内连接结构之形成方法,其中上述层间绝缘层系由CVD法、溅镀法、旋涂法及蒸镀法之中一种方法形成。6.一种半导体元件内连接结构之形成方法,至少包含:于含有一底层之半导体基底上形成一牺牲层的步骤;于对该牺牲层特定部分施行图案化处理的步骤中,使该被施行图案化处理之该牺牲层侧壁呈锥角状态;形成一导电层的步骤,使该牺牲层上该牺牲层间之空间得以充分充电;除去该导电层露出该牺牲层表面,于该牺牲层间之空间形成该内连线该的步骤中,使该内连接侧壁藉该牺牲层侧壁呈倒锥状态;选择性地除去该牺牲层的步骤;以及形成一层间绝缘层而于该内连接上该内连接间之空间形成空气间隔的步骤。7.如申请专利范围第6项所述之半导体元件内连接结构之形成方法,其中上述层间绝缘层系,USG(undoped si1icate glass)、PSG(phos-phoros silicate glass)、BSG(boro silicate g1ass)、BPSG(borophosphoros silicate glass)、FSG(fluorinated silicate glass)、聚合物及SOG(spin on glass)层之中一种。8.如申请专利范围第7项所述之半导体元件内连接结构之形成方法,其中上述层间绝缘层系,介电常数低于4之低介电氧化层。9.如申请专利范围第7项所述之半导体元件内连接结构之形成方法,其中上述层间绝缘层系由CVD法、溅镀法、旋涂法及蒸镀法之中一种方法形成。图式简单说明:第1A图至第1D图为用以说明习知技术中导电层间空气间隔之形成方法剖面图。第2A图至第2C图为用以说明习知技术中藉镶嵌方式之金属内连接形成方法剖面图。第3A图至第3F图为用以说明本发明中藉镶嵌方式于内连接间形成空气间隔之方法剖面图。 |
