发明名称 包括多孔性绝缘材料之半导体元件及其制造方法
摘要 于一基材上形成一第一绝缘薄膜、一第一内层绝缘薄膜、一第二与第三绝缘薄膜以及一第二内层绝缘薄膜。布线渠沟系被形成以到达第三绝缘薄膜之上表面,自布线渠沟之底部至第一绝缘薄膜之上表面处形成一介层洞。布线渠沟的形成系藉于一条件下蚀刻该第二内层绝缘薄膜而进行,其中该第二内层绝缘薄膜系被选择性地蚀刻。该暴露于布线渠沟底部之第三绝缘薄膜与该暴露于介层洞底部之第一绝缘薄膜系于一条件下藉蚀刻而移除,其中该第三绝缘薄膜系被选择性地蚀刻。布线系填充于介层洞与布线渠沟中。
申请公布号 TWI282591 申请公布日期 2007.06.11
申请号 TW091103455 申请日期 2002.02.26
申请人 富士通股份有限公司 发明人 福山俊一;大和田保;井上裕子
分类号 H01L21/3205(2006.01) 主分类号 H01L21/3205(2006.01)
代理机构 代理人 恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼
主权项 1.一种用于制造半导体元件的方法,其包含下列步 骤: 于一基材表面上形成一第一绝缘薄膜,于该基材上 系形成有一半导体构件且具有一暴露于至少部分 基材表面上之传导性区域; 于该第一绝缘薄膜上形成一第一内层绝缘薄膜,其 中该第一内层绝缘薄膜包含一多孔性绝缘材料; 于该第一内层绝缘薄膜上形成一第二绝缘薄膜; 于该第二绝缘薄膜上形成一第三绝缘薄膜; 于该第三绝缘薄膜上形成一第二内层绝缘薄膜; 自第二内层绝缘薄膜之上表面至第三绝缘薄膜之 上表面处形成一布线渠沟且自布线渠沟之底部的 一部分至第一绝缘薄膜之上表面处形成一介层洞, 其中该介层洞系设置于相对于该传导性区域之一 部分的位置处,且该布线渠沟系藉于该第二内层绝 缘薄膜相对于该第三绝缘薄膜进行选择性蚀刻之 条件下蚀刻而形成; 藉于该第三绝缘薄膜相对于该第二绝缘薄膜选择 性地蚀刻之条件下,进行蚀刻制程而移除该暴露于 布线渠沟底部之第三绝缘薄膜与该暴露于介层洞 底部之第一绝缘薄膜;以及 于该介层洞与该布线渠沟内填充一包含有一传导 性材料之布线。 2.如申请专利范围第1项之制造半导体元件的方法, 其中该第一内层绝缘薄膜系包含多孔性二氧化矽, 该第一绝缘薄膜与该第三绝缘薄膜系各包含SiC与 SiN之一者,且该第二绝缘薄膜系包含SiO2。 3.如申请专利范围第1项之制造半导体元件的方法, 其中该形成布线渠沟与介层洞之步骤更包含下列 步骤: 自第二内层绝缘薄膜之上表面形成一凹槽,以蚀刻 该位于欲形成介层洞之位置处的第一内层绝缘薄 膜;以及 于部分相对于凹槽处之一位置处,形成一到达第三 绝缘薄膜之布线渠沟,且同时进一步使用第三绝缘 薄膜作为一罩幕以蚀刻凹槽底部,以形成该到达第 一绝缘薄膜之介层洞。 4.如申请专利范围第1项之制造半导体元件的方法, 其中该第二绝缘薄膜之介电常数系低于第三绝缘 薄膜之介电常数。 5.如申请专利范围第1项之制造半导体元件的方法, 其中该第三绝缘薄膜系比该第一绝缘薄膜更薄。 6.如申请专利范围第1项之制造半导体元件的方法, 其中该暴露于基材表面之传导性区域系包含一铜 布线。 7.一种半导体元件,其包含: 一设置于一基材表面上之第一绝缘薄膜,该基材具 有一暴露于其部分表面处之传导性区域; 一设置于该第一绝缘薄膜上之第一内层绝缘薄膜, 其中该第一内层绝缘薄膜包含一多孔性绝缘材料; 一设置于该第一内层绝缘薄膜上之第二绝缘薄膜; 一自该第二内层绝缘薄膜之上表面形成至该第一 绝缘薄膜之底面处的介层洞; 一第三绝缘薄膜,其设置于该第二绝缘薄膜上且具 有一不同于该第二绝缘薄膜之蚀刻电阻; 一第二内层绝缘薄膜,其设置于该第三绝缘薄膜上 且具有一不同于该第三绝缘薄膜之蚀刻电阻; 一布线渠沟,其设置于该第二内层绝缘薄膜之上表 面至该第二绝缘薄膜之上表面,且其连接至位于布 线渠沟之部分底部处之介层洞;以及 一布线部件,其包含一传导性材料且填充于介层洞 与布线渠沟中。 8.如申请专利范围第7项之半导体元件,其中该第一 内层绝缘薄膜包含多孔性二氧化矽,该第二绝缘薄 膜包含SiO2,且该第一绝缘薄膜与第三绝缘薄膜各 包含SiC或SiN。 9.如申请专利范围第7项之半导体元件,其中该第二 绝缘薄膜之介电常数系低于第三绝缘薄膜之介电 常数。 10.如申请专利范围第7项之半导体元件,其中该第 三绝缘薄膜系比该第一绝缘薄膜更薄。 11.如申请专利范围第7项之半导体元件,其中该暴 露于部分基材表面之传导性区域系包含一形成于 基材上之Cu布线。 12.一种制造半导体元件的方法,其包含下列步骤: 于一半导体基材之表面上形成一第一绝缘薄膜,其 包含一多孔性绝缘材料; 于该第一绝缘薄膜上形成一第一蚀刻停止薄膜,其 包含一绝缘材料; 于该第一蚀刻停止薄膜上形成一第二蚀刻停止薄 膜,该第二蚀刻停止薄膜系包含另一绝缘材料,其 具有一高于第一蚀刻停止薄膜之介电常数; 于该第二蚀刻停止薄膜上形成一第二绝缘薄膜; 于该第二绝缘薄膜上形成一具有开口之罩幕图案; 藉于该第二绝缘薄膜相对于该第二蚀刻停止薄膜 进行选择性蚀刻之条件下,蚀刻该第二绝缘薄膜以 形成一凹槽,其使用该罩幕图案作为一蚀刻罩幕, 以使得该第二蚀刻停止薄膜暴露于凹槽的底部; 于该第二蚀刻停止薄膜相对于该第一蚀刻停止薄 膜进行选择性蚀刻之条件下,蚀刻该暴露于凹槽底 部之第二蚀刻停止薄膜;以及 于凹槽内填充一传导性部件,其包含一传导性材料 。 13.如申请专利范围第12项之制造一半导体元件的 方法,其中该第一绝缘薄膜与该第二绝缘薄膜系包 含多孔性二氧化矽,该第一蚀刻停止薄膜包含SiO2, 而该第二蚀刻停止薄膜系包含SiC或SiN。 14.一种半导体元件,其包含: 一第一绝缘薄膜,其包含一多孔性绝缘材料且设置 于一半导体基材之表面上; 一第一蚀刻停止薄膜,其包含一绝缘材料且其设置 于该第一绝缘薄膜上; 一设置于该第一蚀刻停止薄膜上之第二蚀刻停止 薄膜,该第二蚀刻停止薄膜系包含另一绝缘材料, 其具有一高于该第一蚀刻停止薄膜之介电常数; 一设置于该第二蚀刻停止薄膜上之第二绝缘薄膜; 一凹槽,其穿透该第二绝缘薄膜与该第二蚀刻停止 薄膜,且其底部存有该第一蚀刻停止薄膜;以及 一传导性部件,其包含一传导性材料,且其填充于 该凹槽中。 15.如申请专利范围第14项之半导体元件,其中该第 一绝缘薄膜系包含多孔性二氧化矽,该第一蚀刻停 止薄膜包含SiO2,且该第二蚀刻停止薄膜系包含SiC 或SiN。 图式简单说明: 第1A至1K图系为一依本发明具体实施例之制造方法 步骤中之半导体元件的横截面图。 第2图系为本发明之一具体实施例之半导体元件的 横截面图。
地址 日本