一种多路时钟检测装置

摘要

本发明公开了一种多路时钟检测装置，包括时钟接收单元，多路多速率时钟检测单元，检测结果处理单元，参考时钟单元和控制接口单元；时钟接收单元用于接收被测时钟信号并对被测时钟信号进行电平接口和电压幅度转换；检测结果处理单元用于完成检测结果的锁存、输出和指示；参考时钟单元提供一个参考时钟信号输出到多路多速率时钟检测单元；控制接口单元用于完成向上位控制机产生相应的中断信号，同时接收上位控制机的控制，完成对多路多速率时钟检测单元的复位和清除；多路多速率时钟检测单元由若干路时钟检测电路构成，完成对不同速率的多路被测时钟的检测。本发明避免了高频率检测时钟难以获得的问题，降低了整个检测装置的电路成本。

主权项

1、一种多路时钟检测装置，其特征在于包括时钟接收单元(101)，多路多速率时钟检测单元(102)，检测结果处理单元(103)，参考时钟单元(104)和控制接口单元(105)；所述时钟接收单元(101)用于接收被测时钟信号并对被测时钟信号进行电平接口和电压幅度转换；所述检测结果处理单元(103)用于完成检测结果的锁存、输出和指示；所述参考时钟单元(104)提供一个参考时钟信号输出到多路多速率时钟检测单元(102)；所述控制接口单元(105)用于完成向上位控制机产生相应的中断信号，同时接收上位控制机的控制，完成对多路多速率时钟检测单元(102)的复位和清除；所述多路多速率时钟检测单元(102)由若干路时钟检测电路构成，完成对不同速率的多路被测时钟的检测，每一路时钟检测电路包括或门A(301)，或门B(304)，计数器(302)，比较器(303)，边沿触发器(305)和锁存器(306)；所述计数器(302)对经过或门A(301)后的参考时钟脉冲进行计数；所述被测时钟经或门B(304)及进入边沿触发器(305)处理后在计数器(302)清除端连续产生清除脉冲；所述计数器(302)的计数值输出到比较器(303)与预设的值进行比较，比较器(303)的输出结果送锁存器(306)进行锁存，所述或门A(301)对参考时钟信号和输出结果进行或操作；所述或门B(304)对被测时钟信号和锁存器(306)中的信号进行或操作；所述锁存器(306)接受控制接口单元(105)输出的控制清除信号的控制。