| 发明名称 | 存储单元以及具有该存储单元的半导体非易失性存储器的结构 | ||
| 摘要 | 在栅极的两侧具有2个电荷存储部的存储单元中，充分增大写入前后的读出电流差。一种存储单元，其特征在于，具备形成在半导体衬底(1)上的栅极(26)，在半导体衬底(1)的表层区域且和第1栅极(26)相对的位置上形成的沟道区域(28)，形成在沟道区域(28)的两侧的电阻变化区域(30以及32)、也是其杂质浓度低于沟道区域(28)、其杂质浓度小于等于5×10<SUP>17</SUP>cm<SUP>－3</SUP>的电阻变化区域(30以及32)，形成在电阻变化区域(30以及32)的两侧、与沟道区域(28)是相反导电型的第1高浓度杂质区域(30以及32)和形成在电阻变化区域(30以及32)上、可以进行电荷的存储的电荷存储部(40)。 | ||
| 申请公布号 | CN1941418A | 申请公布日期 | 2007.04.04 |
| 申请号 | CN200610154050.0 | 申请日期 | 2006.09.20 |
| 申请人 | 冲电气工业株式会社 | 发明人 | 小野隆;藤井成久;大贯健司 |
| 分类号 | H01L29/78(2006.01);H01L27/115(2006.01);H01L21/336(2006.01);H01L21/8247(2006.01) | 主分类号 | H01L29/78(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
| 主权项 | 1.一种存储单元，其特征在于，具备：在半导体衬底上隔着第1栅绝缘膜形成的第1栅极；在所述半导体衬底的表层区域、且和所述第1栅极相对的位置上形成的第1沟道区域；形成在所述第1沟道区域的两侧的电阻变化区域，所述电阻变化区域的杂质浓度低于所述第1沟道区域，所述杂质浓度小于等于5×1017cm-3；形成在所述电阻变化区域的两侧、导电型与所述沟道区域相反的第1高浓度杂质区域；以及形成所述电阻变化区域上、可以进行电荷的存储的电荷存储部。 | ||
| 地址 | 日本东京 | ||