选通时钟产生电路

摘要

在传统的选通时钟产生电路中，根据电路元件的设置和互连产生不同的信号延迟时间，这常常会引起假信号。为避免这种情况，本发明的选通时钟产生电路具有：产生第一选通信号的电路，第一选通信号具有与连续脉动的时钟信号的边沿同步的转换点；产生第二选通信号的电路，第二选通信号相对于第一选通信号偏离了时钟信号的半个周期；以及根据第一和第二选通信号接通和断开时钟信号的输出的电路。即使在第一或第二选通信号的转换点偏离时钟信号的边沿时，也不会产生假信号。

主权项

1.一种选通时钟产生电路，包括：第一选通信号产生电路，它接收连续脉动的时钟信号，并产生具有与所述时钟信号的边沿同步的转换点的第一选通信号；第二选通信号产生电路，它产生在所述第一选通信号的转换点处偏离了所述时钟信号的半个周期的第二选通信号；以及输出控制电路，它接收第一和第二选通信号及时钟信号，并根据所述第一和第二选通信号通过接通和断开所述时钟信号而输出一个第一选通信号、第二选通信号和时钟信号的“与”值，得到选通时钟信号。