发明名称 延迟锁定回路
摘要 本发明提供一种用于减小在一高频操作分别控制一粗略延迟及一细密延迟期间之颤动的DLL。该DLL包括:一多工单元,其用于选择性地输出上升时脉及下降时脉中之一者;一第一延迟线,其用于产生一第一内部时脉及一第二内部时脉;一第二延迟线,其用于产生一第一时脉及一第二时脉;一延迟线控制单元,其用于控制该第二延迟线;一相位控制单元,其用于藉由混合该第一时脉及该第二时脉来产生一第一DLL时脉及一第二DLL时脉;及一相位比较单元,其用于将该第一DLL时脉及该第二DLL时脉与该上升时脉进行比较以产生一用于控制该第一延迟线及该第二延迟线之一操作时序的锁定讯号。
申请公布号 TW200709227 申请公布日期 2007.03.01
申请号 TW094147403 申请日期 2005.12.30
申请人 海力士半导体股份有限公司 发明人 李铉雨
分类号 G11C8/18(2006.01) 主分类号 G11C8/18(2006.01)
代理机构 代理人 陈长文
主权项
地址 韩国