| 发明名称 | 半导体集成电路及其设计方法 | ||
| 摘要 | 本发明提供一种半导体集成电路，在该半导体集成电路中，即使存在制造可变性也不可能发生定时错误。包含于第一和第二时钟电路(11和12)中的逻辑单元(16和17)分别由统一尺寸的晶体管形成。即使存在制造可变性，第一时钟电路(11)的延迟时间t<SUB>1</SUB>和第二时钟电路(12)的延迟时间t<SUB>2</SUB>增加或减少相同的时间量。因此，在第二触发器(15)中不可能发生定时错误。包含于每个时钟单元中的逻辑单元可由具有均匀矩形形状的扩散区的晶体管形成。 | ||
| 申请公布号 | CN1916922A | 申请公布日期 | 2007.02.21 |
| 申请号 | CN200610154005.5 | 申请日期 | 2004.04.30 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 松村阳一;大桥贵子;藤村克也;伊藤千寻;谷口博树 |
| 分类号 | G06F17/50(2006.01);H01L21/82(2006.01) | 主分类号 | G06F17/50(2006.01) |
| 代理机构 | 永新专利商标代理有限公司 | 代理人 | 王英 |
| 主权项 | 1、一种用于设计与时钟信号同步操作的半导体集成电路的半导体集成电路设计方法，该方法包括步骤：指定一种应该存在时钟路径上的逻辑单元；和对于在半导体集成电路中包含的每个时钟路径，确定存在该时钟路径上的逻辑单元是否为指定的类型。 | ||
| 地址 | 日本大阪府 | ||