半导体记忆装置

摘要

单元电源线(PVL0–PVLn)系为每记忆单元列所配设，并分别根据对应列的位元线(BL0，／BL0–BLn，／BLn)的电压准位而调整单元电源线的阻抗或电压准位。在资料写入时，单元电源线根据选择列的位元线电位成为浮动状态且电压准位改变，以及选择记忆单元的闩锁能力降低，并快速写入资料。即使在低电源电压下，也可以实现稳定地执行资料写入和读出的静态型半导体记忆装置。