发明名称 |
半导体装置的制造方法及半导体装置 |
摘要 |
本发明提供一种半导体装置的制造方法及半导体装置,其中涉及角部被弄圆,开口部被扩大了的沟槽的制造方法。采用使用了二氯乙烯(DCE)的卤氧化法来实施各向异性氧化,形成了沟槽的肩部的膜厚厚,随着达到底部,膜厚逐渐变薄的各向异性氧化膜之后,除去该各向异性氧化膜,使沟槽的肩部优先后退,由此充分弄圆沟槽的肩部,扩大开口部。其次,在沟槽内埋入绝缘体。还有,沟槽肩部的被弄圆了的部分的近旁也作为MOS晶体管的沟道来利用。 |
申请公布号 |
CN1913120A |
申请公布日期 |
2007.02.14 |
申请号 |
CN200610107570.6 |
申请日期 |
2006.07.26 |
申请人 |
尔必达存储器株式会社 |
发明人 |
山本裕久 |
分类号 |
H01L21/76(2006.01);H01L21/306(2006.01);H01L21/316(2006.01);H01L21/822(2006.01);H01L27/04(2006.01) |
主分类号 |
H01L21/76(2006.01) |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
陆锦华;谢丽娜 |
主权项 |
1.一种半导体装置的制造方法,包括:在半导体基板上形成蚀刻掩膜的第1工序;对所述半导体基板的一部分进行蚀刻而形成沟槽的第2工序;对所述沟槽的内表面实施具有各向异性的氧化,形成所述沟槽的肩部的氧化膜的厚度比所述沟槽内的其他部分的厚度厚,局部厚度不同的牺牲氧化膜的第3工序;以及除去所述牺牲氧化膜,由此使所述沟槽的肩部后退而扩大沟槽的开口,并且进行该肩部的形状的弄圆的第4工序。 |
地址 |
日本东京 |