| 主权项 |
1.一种双镶嵌结构的制造方法,包括: 提供一上方形成有一蚀刻停止层的基底; 形成一介电层于该蚀刻停止层上;形成一第一图案 化光阻层于该介电层上,该第一图案化光阻层具备 一接触洞图案; 透过该接触洞图案蚀刻该介电层、以及该蚀刻停 止层以形成一接触洞; 以一牺牲层填充该接触洞; 形成一第二图案化光阻层于该牺牲层上,该第二图 案化光阻层具备一沟槽图案; 透过该沟槽图案蚀刻该牺牲层、以及该介电层以 形成一沟槽;以及 移除该接触洞内之该牺牲层。 2.如申请专利范围第1项所述之双镶嵌结构的制造 方法,更包括形成一抗反射涂布层于该介电层与该 第一图案化光阻层之间。 3.如申请专利范围第2项所述之双镶嵌结构的制造 方法,更包括形成一导电层于该接触洞及沟槽内。 4.如申请专利范围第1项所述之双镶嵌结构的制造 方法,其中该蚀刻停止层之厚度大体上介于200埃至 600埃之间。 5.如申请专利范围第2项所述之双镶嵌结构的制造 方法,其中该抗反射涂布层包括光阻材料、氮化矽 、氮氧化矽、或碳氧化矽,且该抗反射涂布层的厚 度大体上介于300埃至1000埃之间。 6.如申请专利范围第1项所述之双镶嵌结构的制造 方法,更包括: 在该接触洞图案的蚀刻步骤之后,移除该第一图案 化光阻层。 7.如申请专利范围第1项所述之双镶嵌结构的制造 方法,其中该牺牲层至少填充于该接触洞的底部。 8.如申请专利范围第2项所述之双镶嵌结构的制造 方法,其中该牺牲层填充于该抗反射涂布层之上。 9.如申请专利范围第1项所述之双镶嵌结构的制造 方法,其中该牺牲层包括底层抗反射层材料、旋涂 高分子(spin on polymer;SOP)材料、旋涂有机介电(spin on organic dielectric)材料、SiLK、苯并环丁烯( Benzocyclobutene)、FLARETM、NautilusTM、或TeflonTM。 10.如申请专利范围第2项所述之双镶嵌结构的制造 方法,更包括: 在该牺牲层填充步骤之后进行平坦化步骤,以使得 该牺牲层表面大致上与该抗反射涂布层的顶部共 平面。 11.如申请专利范围第1项所述之双镶嵌结构的制造 方法,更包括: 在沟槽图案的蚀刻步骤之后,移除该第二图案化光 阻层。 12.如申请专利范围第1项所述之双镶嵌结构的制造 方法,更包括: 以乾式或湿式化学方法,移除该牺牲层。 13.如申请专利范围第1项所述之双镶嵌结构的制造 方法,更包括: 将该导电层平坦化,以使得该导电层表面大致上与 该介电层的顶部共平面。 14.如申请专利范围第1项所述之双镶嵌结构的制造 方法,其中该基底包括一接触区(contact region);且该 接触洞图案的蚀刻露出该接触区。 15.一种半导体元件的制造方法,包括: 提供一上方形成有一蚀刻停止层的基底; 形成一介电层于该蚀刻停止层上; 形成一抗反射涂布层于该介电层上; 形成一第一图案化光阻层于该抗反射涂布层上,该 第一图案化光阻层具备一接触洞图案; 透过该接触洞图案蚀刻该抗反射涂布层、该介电 层、以及该蚀刻停止层以形成一接触洞; 至少在该接触洞的底部,填充一牺牲层; 形成一第二图案化光阻层于该牺牲层上,该第二图 案化光阻层具备一沟槽图案; 透过该沟槽图案图案蚀刻该牺牲层、该抗反射涂 布层、以及该介电层以形成一沟槽; 移除该接触洞内之该牺牲层;以及 形成一导电层于该接触洞及该沟槽内。 16.如申请专利范围第15项所述之半导体元件的制 造方法,其中该蚀刻停止层之厚度大体上介于200埃 至600埃之间。 17.如申请专利范围第15项所述之半导体元件的制 造方法,其中该抗反射涂布层包括光阻材料、氮化 矽、氮氧化矽、或碳氧化矽,且该抗反射涂布层的 厚度大体上介于300埃至1000埃之间。 18.如申请专利范围第15项所述之半导体元件的制 造方法,更包括: 在该接触洞图案的蚀刻步骤之后,移除该第一图案 化光阻层。 19.如申请专利范围第15项所述之制造半导体元件 的方法,其中该牺牲层至少填充于该接触洞的底部 ,且至少填满该接触洞之总高度的30%。 20.如申请专利范围第15项所述之半导体元件的制 造方法,其中该牺牲层填充于该抗反射涂布层之上 。 21.如申请专利范围第15项所述之半导体元件的制 造方法,其中该牺牲层包括底层抗反射层材料、旋 涂高分子(spin on polymer;SOP)材料、旋涂有机介电( spin on organic dielectric)材料、SiLK、苯并环丁烯( benzocyclobutene)、FLARETM、NautilusTM、或TeflonTM。 22.如申请专利范围第15项所述之半导体元件的制 造方法,更包括: 在该牺牲层填充步骤之后进行平坦化步骤,以使得 该牺牲层表面大致上与该抗反射涂布层的顶部共 平面。 23.如申请专利范围第15项所述之半导体元件的制 造方法,更包括: 在沟槽图案的蚀刻步骤之后,移除该第二图案化光 阻层。 24.如申请专利范围第15项所述之半导体元件的制 造方法,更包括: 以乾式或湿式化学方法,移除该牺牲层。 25.如申请专利范围第15项所述之半导体元件的制 造方法,更包括: 将该导电层平坦化,以使得该导电层表面大致上与 该介电层的顶部共平面。 26.如申请专利范围第15项所述之半导体元件的制 造方法,其中该基底包括一接触区(contact region);且 该接触洞图案的蚀刻露出该接触区。 27.一种双镶嵌结构的制造方法,包括: 提供一上方形成有一阻障层的基底; 形成一介电层于该阻障层上; 形成一抗反射涂布层于该介电层上; 透过一接触洞图案蚀刻该抗反射涂布层、该介电 层、以及该阻障层以形成一接触洞; 于该接触洞填入一插塞; 蚀刻该插塞、该抗反射涂布层、以及该介电层以 形成一沟槽; 移除该接触洞内之该插塞;以及 形成一导电层于该接触洞及沟槽内。 图式简单说明: 第1a~1g图为一系列剖面图,用以说明习知制作双镶 嵌结构的方法。 第2a图为一剖面图,用以说明本发明一较佳实施例 之制作双镶嵌结构的流程,包括:提供一基底且于 其上依序形成一蚀刻停止层、一介电层、一抗反 射涂布层、以及一具备接触洞图案之第一图案化 光阻层。 第2b图为一剖面图,用以说明第2a图所示之结构根 据本发明一较佳实施例透过接触洞图案在抗反射 涂布层、介电层、以及蚀刻停止层蚀刻出一接触 洞的情形。 第2c图为一剖面图,用以说明第2b图所示之结构根 据本发明一较佳实施例将牺牲层填入接触洞的情 形。 第2d图为剖面图,用以说明第2c图所示之结构根据 本发明一较佳实施例形成具有一沟槽图案的第二 图案化光阻层于牺牲层之上的情形。 第2e图为一剖面图,用以说明第2d图所示之结构根 据本发明一较佳实施例透过沟槽图案在牺牲层、 抗反射涂布层、以及介电层蚀刻出一沟槽的情形 。 第2f图为一剖面图,用以说明第2e图所示之结构根 据本发明一较佳实施例移除接触洞内之牺牲层的 情形。 第2g图为一剖面图,用以说明第2f图所示之结构根 据本发明一较佳实施例形成一导电层于接触洞和 沟槽内的情形。 |
