| 主权项 |
1.一种制造积体电路晶片的方法,至少包含: 执行一相对高能量且低剂量之离子布植以植入离 子于一基材之一源极/汲极区; 执行一扩散阻碍布植以植入离子于该源极/汲极区 ;以及 于执行该相对高能量且低剂量之离子布植与该扩 散阻碍布植之后,对该源极/汲极区执行一相对低 能量且高剂量之离子布植。 2.如申请专利范围第1项所述之制造积体电路晶片 的方法,于执行该相对高能量且低剂量之离子布植 后方执行该扩散阻碍布植。 3.如申请专利范围第1项所述之制造积体电路晶片 的方法,其中该相对高能量且低剂量之离子布植所 植入的离子系选自由磷与砷所组成之族群。 4.如申请专利范围第1项所述之制造积体电路晶片 的方法,其中该扩散阻碍布植所植入的离子系选自 由碳与氟所组成之族群。 5.如申请专利范围第1项所述之制造积体电路晶片 的方法,其中该相对低能量且高剂量之离子布植所 植入的离子系选自由磷与砷所组成之族群。 6.如申请专利范围第1项所述之制造积体电路晶片 的方法,更包含: 于执行该相对高能量且低剂量之离子布植前,沿着 该基材之一闸极结构形成一间隙壁结构。 7.如申请专利范围第1项所述之制造积体电路晶片 的方法,更包含: 形成至少一N型通道电晶体元件,其中,该相对高能 量且低剂量之离子布植所植入的离子系选自由磷 与砷所组成之族群, 该扩散阻碍布植所植入的离子系选自由碳与氟所 组成之族群,以及 该相对低能量且高剂量之离子布植所植入的离子 系选自由磷与砷所组成之族群。 8.如申请专利范围第1项所述之制造积体电路晶片 的方法,更包含: 执行一回火处理以处理该源极/汲极区;以及 利用该扩散阻碍布植所植入的离子来妨碍该相对 低能量且高剂量之离子布植所植入的离子,于回火 处理中,自该相对低能量且高剂量之离子布植所植 入的区域扩散。 9.如申请专利范围第1项所述之制造积体电路晶片 的方法,更包含: 将该源极/汲极区回火处理,该回火处理所使用之 一温度范围系约摄氏900度至摄氏1100度,且该回火 处理所使用之一时间范围系约十亿分之一秒至约 十秒。 10.如申请专利范围第1项所述之制造积体电路晶片 的方法,更包含: 将该源极/汲极区回火处理,该回火处理所使用之 一温度范围系约摄氏500度至摄氏850度,且该回火处 理所使用之一时间范围系约五分钟至约十小时。 11.如申请专利范围第1项所述之制造积体电路晶片 的方法,其中执行该相对高能量且低剂量之离子布 植所使用之一植入能量系高于约15千电子伏,且所 使用之一剂量系低于约每平方公分11015个。 12.如申请专利范围第1项所述之制造积体电路晶片 的方法,其中执行该相对低能量且高剂量之离子布 植所使用之一植入能量系小于约15千电子伏,且所 使用之一剂量系大于约每平方公分11015个。 13.如申请专利范围第1项所述之制造积体电路晶片 的方法,其中执行该扩散阻碍布植所使用之一植入 能量范围系约2千电子伏至15千电子伏,且该扩散阻 碍布植所植入之离子包含碳。 14.如申请专利范围第1项所述之制造积体电路晶片 的方法,其中执行该扩散阻碍布植至该基材之一浓 度百分比系约1%-10%。 15.如申请专利范围第14项所述之制造积体电路晶 片的方法,其中该扩散阻碍布植所植入之离子包含 碳,且所使用的一剂量系约每平方公分51015个至每 平方公分51016个。 16.一种制造N型通道电晶体元件的方法,至少包含: 形成一间隙壁,该间隙壁系沿着一基材之一闸极结 构; 执行一相对高能量且低剂量之离子布植以植入离 子于基材之一源极/汲极区,其中该源极/汲极区系 位于该间隙壁与一隔离区之间,该相对高能量且低 剂量之离子布植所植入的离子系选自由磷与砷所 组成之族群,执行该相对高能量且低剂量之离子布 植所使用的能量系大于约15千电子伏且所使用的 剂量系低于约每平方公分11015个; 执行一扩散阻碍布植以植入离子于该源极/汲极区 ,其中该扩散阻碍布植所植入的离子系选自由碳与 氟所组成之族群,执行该扩散阻碍布植所使用的能 量系介于约2千电子伏至15千电子伏;以及 在执行该相对高能量且低剂量之离子布植与该扩 散阻碍布植之后,再对该源极/汲极区执行一相对 低能量且高剂量之离子布植,其中该相对低能量且 高剂量之离子布植所植入的离子系选自由磷与砷 所组成之族群,执行该相对低能量且高剂量之离子 布植所使用的能量系小于约15千电子伏且所使用 之剂量系大于约每平方公分11015个。 17.如申请专利范围第16项所述之制造N型通道电晶 体元件的方法,于该相对高能量且低剂量之离子布 植后方执行该扩散阻碍布植。 18.如申请专利范围第16项所述之制造N型通道电晶 体元件的方法,更包含: 执行一回火处理,用以处理该源极/汲极区;以及 利用该扩散阻碍布植所植入的离子来妨碍该相对 低能量且高剂量之离子布植所植入的离子,于回火 处理中,自该相对低能量且高剂量之离子布植所植 入的区域扩散。 19.一种制造积体电路晶片的方法,至少包含: 执行一相对高能量且低剂量之离子布植以植入离 子于一基材之一源极/汲极区; 执行一扩散阻碍布植以植入离子于该源极/汲极区 ,其中该扩散阻碍布植系以一浓度百分比约1%-10%植 入于该基材中;以及 在执行该相对高能量且低剂量之离子布植与该扩 散阻碍布植之后,再对该源极/汲极区执行一相对 低能量且高剂量之离子布植。 20.如申请专利范围第19项所述之制造积体电路晶 片的方法,其中该扩散阻碍布植所植入的离子包含 碳,且所使用的剂量系约每平方公分51015个至每平 方公分51016个。 图式简单说明: 第1-3图系绘示根据先前技艺之具有多重掺杂区域 的电晶体的横剖面图; 第4-5图系绘示表示掺杂浓度与植入深度之关系的 曲线图,用以比较传统掺杂制程与智慧分次布植制 程之浓度曲线;以及 第6-9图系绘示利用本发明之第一实施例所形成之 电晶体的流程剖面图。 |
