发明名称 |
半导体存储器器件 |
摘要 |
本发明公开了一种半导体存储器器件。均衡电路响应于激活均衡控制信号将一对位线彼此连接,并将该对位线连接到预充电电压线。均衡控制电路响应于第一定时信号的激活,将均衡控制信号去激活。字线驱动电路响应于第二定时信号的激活而激活字线中的一条。定时控制电路的第一信号生成电路生成第一定时信号。定时控制电路的第二信号生成电路在均衡控制信号随第一定时信号的激活而被去激活之后,激活第二定时信号。第二信号生成电路的延迟控制电路相对于在正常模式中第二定时信号的激活定时,在测试模式中延迟第二定时信号的激活定时。 |
申请公布号 |
CN1892915A |
申请公布日期 |
2007.01.10 |
申请号 |
CN200510115247.9 |
申请日期 |
2005.11.11 |
申请人 |
富士通株式会社 |
发明人 |
池田仁史;森郁;奥山好明 |
分类号 |
G11C29/00(2006.01);G11C11/409(2006.01);G11C7/00(2006.01) |
主分类号 |
G11C29/00(2006.01) |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
赵淑萍 |
主权项 |
1.一种半导体存储器器件,包括:多个存储器单元,其被设置在多条字线和一对位线彼此相交的位置处;均衡电路,其响应于均衡控制信号的激活,将所述的一对位线彼此连接并将所述的一对位线连接到预充电电压线;均衡控制电路,其响应于第一定时信号的激活,将所述均衡控制信号去激活;字线驱动电路,其响应于第二定时信号的激活,激活所述字线中的一条;以及定时控制电路,其具有第一信号生成电路和第二信号生成电路,所述第一信号生成电路生成所述第一定时信号,所述第二信号生成电路在所述均衡控制信号响应于所述第一定时信号的激活而被去激活后激活所述第二定时信号,其中所述第二信号生成电路包括延迟控制电路,该延迟控制电路相对于正常模式中所述第二定时信号的激活定时,在测试模式中延迟所述第二定时信号的激活定时。 |
地址 |
日本神奈川县 |