| 摘要 |
本发明揭示在NAND快闪记忆体装置(100)之晶圆中制造阵列源极线结构(112)之方法(500、550)。一个方法实施态样(500)系包括：例如分别于晶圆(602及102)之基板(604)和STI(409或136)上形成(510)ONO堆叠(620)之第一氧化物(610)和氮化物层(611)，接着植入(512)N＋离子种(ionspecies)通过该堆叠(620)而至晶圆(602)之源极线区域(606)中。该方法(500)复包括于该氮化物层(611)上形成(514)该ONO堆叠(620)之第二氧化物层(612)以及于晶圆(602)之该整个ONO堆叠(620)上形成氧化铝层(622)，移除该ONOA堆叠(620，622)以及于周边区域(未显示)中形成(514)闸极氧化物层，接着例如使用局部互连遮罩而蚀刻(516)晶圆(602)之阵列源极线区域(606)中之该ONOA堆叠(620)之开口(626)。该方法(500)亦包含清洁(518)晶圆并于晶圆(602)上形成多晶矽层(628)，以及选择性蚀刻(520)该多晶矽层(628)并蚀刻(522)该氧化铝层(622)以同时形成位元线接触区域(605、608)中之字元线(130)和选择汲极闸极结构(124)及于源极线区域(606)中之选择源极闸极(116)结构和阵列源极线结构(634)。方法(500)复包含在晶圆(602)中形成的源极／汲极区域(106)之开口中植入(522)N–掺杂离子种(例如MDD材料)。该方法(500)亦包括在位元线接触区域(605)和源极线接触区域(606)中形成(524)侧壁间隔物，在该位元线接触区域(605)中植入(526)阵列离子种，以及最后在核心区域之该多晶矽层(604)中形成矽化物层(654)以形成用于闸极(116、124)、位元线(110)、字元线(130)、该选择闸极(116)、以及源极线结构接触栓(contact)(132)之导电层。因此，该方法(500)在不蚀刻进入该STI(409)或使用局部互连结构的情况下，允许同时形成该字元线(130)、选择闸极(116、124)以及该等阵列源极线(112)以简化和降低制程成本、以及改进良率。 |
