集成电路的测试电路

摘要

本实用新型揭示了一种用于集成电路测试的测试电路，该电路包括：一比较器，两个输入端分别连接分压电阻以设置偏置电压；一检流电阻，一端接地，另一端连接至待测集成电路及一耦合电容；一限流电阻，一端连接于比较器，另一端连接一二极管；一二极管，正极与限流电阻相连，负极连接至一储能电容；一放电开关，并联在储能电容两端，其由测试控制端控制；二极管的负极、储能电容的一端以及放电开关的一端连接测试电路的测试输出端。采用本实用新型的技术方案，大大缩短单个芯片的测试时间同时节约了测试的成本。

主权项

1.一种用于集成电路测试的测试电路，其特征在于，所述电路包括：一比较器，两个输入端分别连接分压电阻以设置偏置电压；一检流电阻，一端接地，另一端连接至待测集成电路及一耦合电容；一限流电阻，一端连接于所述比较器，另一端连接一二极管；一二极管，正极与所述限流电阻相连，负极连接至一储能电容；一放电开关，并联在所述储能电容两端，其由测试控制端控制；所述二极管的负极、储能电容的一端以及放电开关的一端连接所述测试电路的测试输出端。