电路模块上提供时钟信号与多电路单元的拓扑

摘要

一种电路模块，其具有一电路板(50a)、多个位于该电路板上的电路单元(20a至52i)、至少一位于该电路板(50a)上的时钟输入(12a)用以接收一外部时钟信号。该电路模块具有位于该电路板(50a)上的一第一锁相环(PLL)单元(60)，用以基于该外部时钟信号来提供一内部时钟信号给至少第一个该电路单元。此外，该电路模块具有位于该电路板(50a)上的一第二锁相环(PLL)单元(62)，用以基于该外部时钟信号来提供一内部时钟信号给至少第二个该电路单元。

主权项

1.一种电路模块，其包含：一电路板(50a、50b、50c)；多电路单元(20a至20e、52a至52e)，其位于该电路板上；至少一时钟输入(12a、12b)，其位于该电路板上，用以接收一外部时钟信号；一第一锁相环单元(60)，其位于该电路板上，用以基于该外部时钟信号来提供一内部时钟信号给具有所述多电路单元的至少一电路单元的一第一组电路单元；以及一第二锁相环单元(62)，其位于该电路板上，用以基于该外部时钟信号来提供一内部时钟信号给具有所述多电路单元的至少一电路单元的一第二组电路单元，其中所述第二组电路单元的电路单元与所述第一组电路单元的电路单元不同。