发明名称 |
快闪存储器及其制造方法 |
摘要 |
本发明涉及快闪存储器及其制造方法。该快闪存储器包括半导体衬底,该半导体衬底中具有:其中形成单元区域的第一区域、其中形成周边区域的第二区域,及形成于该单元区域与该周边区域的边界部分处的周边区域中的第三区域。该器件也包括形成于该第一区域中及该第三区域的预定区域中的三阱区域、形成于该第一区域中且具有第一深度的隔离膜、形成于该第二区域中且具有深于该隔离膜的该第一深度的第二深度的隔离膜,及堆迭于该第一区域的预定区域上的用于低电压的栅极氧化物膜及浮置栅极、堆迭于该第二区域的预定区域上的栅极氧化物膜及栅极。 |
申请公布号 |
CN1862820A |
申请公布日期 |
2006.11.15 |
申请号 |
CN200510087875.0 |
申请日期 |
2005.08.01 |
申请人 |
海力士半导体有限公司 |
发明人 |
朴成基 |
分类号 |
H01L27/115(2006.01);H01L21/8247(2006.01) |
主分类号 |
H01L27/115(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
李晓舒;魏晓刚 |
主权项 |
1.一种制造快闪存储器的方法,所述方法包括:提供半导体衬底,其包括其中形成单元区域的第一区域、其中形成周边区域的第二区域,及形成于所述单元区域与所述周边区域的边界部分处的所述周边区域中的第三区域;进行离子注入工艺从而在所述第一区域的预定区域中形成三阱区域,其中所述三阱区域的端部分也形成于所述第三区域中;在所述第三区域的所述半导体衬底上形成用于高电压的栅极氧化物膜;在所述第一区域及所述第三区域的预定区域中形成用于限定所述单元区域的隔离膜的图案,且通过使用所述图案进行图案化而仅在所述第一区域中形成第一沟槽;在所述第二区域及所述第三区域的预定区域中形成用于限定所述周边区域的隔离膜的额外图案,经由所述额外图案进行图案化从而仅在所述第二区域中形成深于所述第一沟槽的第二沟槽,其中在用于形成所述第一沟槽及所述第二沟槽的图案化中,在其中防止所述图案化的所述第三区域中形成虚设有源区域;仅在所述第一沟槽及第二沟槽内形成用于沟槽掩埋的绝缘膜,从而在所述第一区域中形成第一隔离膜且在所述第二区域中形成深于所述第一隔离膜的第二隔离膜;在除所述虚设有源区域之外的整个表面上形成用于低电压的栅极氧化物膜;及在所述整个表面上形成用于浮置栅极电极的第一多晶硅膜,图案化所述第一多晶硅膜从而在所述第一区域中形成所述浮置栅极电极且在所述第三区域中形成图案化的多晶硅膜,其中所述用于高电压的栅极氧化物膜及所述图案化的多晶硅膜堆迭于所述虚设有源区域上。 |
地址 |
韩国京畿道 |