| 主权项 |
1.一种晶圆级半导体封装方法,包括:(a)提供一金属层,该金属层具一第一表面及一第二表面;(b)形成复数个第一凹穴及复数个第二凹穴于该第一表面;(c)形成一冠部于每一第一凹穴内及周围,且形成一导电部于每一第二凹穴内及周围;(d)贴合一晶圆于该冠部及该导电部上;及(e)去除该金属层。2.如请求项1之方法,其中步骤(a)中该金属层系为铜。3.如请求项1之方法,其中步骤(b)包括了以下步骤:(b1)形成一第一光阻层于该第一表面及该第二表面;(b2)形成复数个第一开口及第二开口于该第一表面之该第一光阻层,该等第一开口及第二开口系分别相对于该第一表面之该等第一凹穴及第二凹穴上;(b3)蚀刻相对于该等第一开口及第二开口之该第一表面以形成该等第一凹穴及第二凹穴;及(b4)移除该第一光阻层。4.如请求项3之方法,其中步骤(b2)中该等第一开口及第二开口系利用曝光显影方式形成。5.如请求项1之方法,其中步骤(c)之前包括了以下步骤:(c1)形成一第二光阻层于该第一表面及该第二表面;及(c2)形成复数个第三开口及第四开口于该第一表面之该第二光阻层,该等第三开口及第四开口系大于该等第一凹穴及第二凹穴,且分别相对于该第一表面之该等第一凹穴及第二凹穴上。6.如请求项5之方法,其中步骤(c2)中该等第三开口及第四开口系利用曝光显影方式形成。7.如请求项1之方法,其中步骤(c)中该冠部具一第一部分及一第二部分。8.如请求项1之方法,其中步骤(c)中该导电部具一第一部分及一第二部分。9.如请求项1之方法,其中步骤(d)中该晶圆之一主动面上设有复数个微机电元件、复数个环墙及复数个焊垫。10.如请求项9之方法,其中每一微机电元件系相对设置于每一冠部内。11.如请求项9之方法,其中每一环墙系相对设置于每一冠部之该第二部分。12.如请求项9之方法,其中每一焊垫系相对设置于每一导电部之该第二部分。13.如请求项12之方法,其中每一焊垫系与每一导电部之该第二部分电性连接。14.一种晶圆级半导体封装结构,包括:一晶圆,具一主动面,该主动面上设有复数个微机电元件及复数个焊垫,该等焊垫设置于该等微机电元件之周边;复数个冠部,该等冠部系设于该主动表面上,用以覆盖该等微机电元件;及复数个导电部,该等导电部系贴合于该等焊垫。15.如请求项14之封装结构,其中该主动面上设有复数个环墙。16.如请求项14之封装结构,其中每一冠部具有一第一部分及一第二部分。17.如请求项14之封装结构,其中该等冠部系为一帽盖状。18.如请求项14之封装结构,其中每一导电部具一第一部分及一第二部分。19.如请求项14之封装结构,其中该等导电部具一凸起部。20.如请求项14之封装结构,其中每一微机电元件系相对设置于每一冠部内。21.如请求项14之封装结构,其中该环墙系为一胶体。22.如请求项21之封装结构,其中该胶体系为一非导电胶。23.如请求项22之封装结构,其中该胶体系为一紫外光固化胶。24.如请求项14之封装结构,其中该导电部系用以与一外部元件电性连接之接脚。25.如请求项24之封装结构,其中该外部元件为一电路板。图式简单说明:图1A至1J显示习知晶圆级半导体封装之方法示意图;图2A至2H显示本发明晶圆级半导体封装之方法示意图;其中图2H系显示本发明晶圆级半导体封装之示意图。 |
