| 主权项 |
1.一种记忆体结构,包含:一控制元件电极(35);一加热器电极(39);一记忆体元件电极(33);一以硫属化物为主之记忆体元件(23)其系设置于记忆体元件电极与加热器电极间;以及一控制元件(25)其系设置于该加热器电极与该控制元件电极间。2.如申请专利范围第1项之记忆体结构,其中该加热器电极包含钨及钛中之至少一者。3.如申请专利范围第1项之记忆体结构,其中该以硫属化物为主之记忆体元件包含选自Ge、Te、GaSb、InSb、InSe、Sb2Te3、Ge2Sb2Te5、InSbTe、SnSb2Te4、InSbGe、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2及GeSbTe组成的组群之材料。4.如申请专利范围第1项之记忆体结构,其中该控制元件包含一位障接面元件。5.如申请专利范围第1项之记忆体结构,其中:该加热器电极包含一盆式加热器具有一环圈及一底部;以及该以硫属化物为主之记忆体元件系设置于该盆式加热器之环圈上。6.如申请专利范围第1项之记忆体结构,其中:该加热器电极包含一盆式加热器,其具有一环圈及一底部;以及该以硫属化物为主之记忆体元件包含一盆式硫属化物。7.如申请专利范围第1项之记忆体结构,其中:该加热器电极包含一盆式加热器,其具有一环圈及一底部;以及该以硫属化物为主之记忆体元件包含一通孔填补式硫属化物。8.如申请专利范围第1项之记忆体结构,其中:该加热器电极包含一具有一顶面之通孔填补式加热器;以及该以硫属化物为主之记忆体元件系设置于该通孔填补式加热器之顶面上。9.如申请专利范围第1项之记忆体结构,其中:该加热器电极包含一通孔填补式加热器;以及该以硫属化物为主之记忆体元件包含一盆式硫属化物。10.如申请专利范围第1项之记忆体结构,其中:该加热器电极包含一通孔填补式加热器;以及该以硫属化物为主之记忆体元件包含一通孔填补式硫属化物。11.如申请专利范围第1项之记忆体结构,其中该记忆体电极包含一种减少导热之电极元件。12.一种积体电路,包括如申请专利范围第1、2、3、4、5、6、7、8、9、10或11项之记忆体结构。13.一种积体电路,其系嵌入如申请专利范围第1、2、3、4、5、6、7、8、9、10或11项之记忆体结构。14.一种记忆体载体,包括如申请专利范围第1、2、3、4、5、6、7、8、9、10或11项之记忆体结构。15.一种电子装置,其系配置成可接纳如申请专利范围第14项之记忆体载体。16.一种电子装置,包括如申请专利范围第1、2、3、4、5、6、7、8、9、10或11项之记忆体结构。17.一种制造记忆体结构之方法,包含:形成一控制元件电极;形成一控制元件于该控制元件电极上;形成一加热器电极;形成一以硫属化物为主之记忆体元件于该加热器电极上;以及形成一记忆体元件电极其系接触该以硫属化物为主之记忆体元件。18.如申请专利范围第17项之方法,其中形成一加热器电极包含形成一加热器电极其包含选自钨及钛组成的组群之材料。19.如申请专利范围第17项之方法,其中形成以硫属化物为主之记忆体元件包含形成一种以硫属化物为主之记忆体元件其包含选自GeTe、GaSb、InSb、InSe、Sb2Te3、Ge2Sb2Te5、InSbTe、SnSb2Te4、InSbGe、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2及GeSbTe组成的组群之材料。20.如申请专利范围第17项之方法,其中形成一记忆体元件电极包含形成一减少导热之导体。图式简单说明:第1图为交叉点记忆体阵列具体实施例之示意图,其中可利用此处揭示之记忆体晶胞结构。第2图为一种记忆体晶胞之具体实施例之示意方块图,该记忆体晶胞包括一以硫属化物为主之相改变半导体记忆体储存元件以及一供记忆体储存元件用之控制元件。第3及4图为剖面图示意显示一种记忆体结构之具体实施例,该记忆体结构包括一以硫属化物为主之相改变半导体记忆体储存元件。第5及6图为剖面图示意显示一种记忆体结构之又一具体实施例,该记忆体结构包括一以硫属化物为主之相改变半导体记忆体储存元件。第7及8图为剖面图示意显示一种记忆体结构之又一具体实施例,该记忆体结构包括一以硫属化物为主之相改变半导体记忆体储存元件。第9图为一种记忆体载体之具体实施例之示意方块图,该记忆体载体结合至少一种此处揭示之记忆体结构。第10图为电子装置如电脑系统之一具体实施例之示意方块图,该电子装置结合至少一种此处揭示之记忆体结构。第11图为积体电路之一具体实施例之示意方块图,该积体电路嵌入至少一种此处揭示之记忆体结构。第12图为可用于实施此处揭示之记忆体结构之基本步骤之具体实施例之流程图。 |
