| 主权项 |
1.一种画素结构,适于配置在一基板上,该画素结构至少包括:一扫描配线,配置于该基板上;一资料配线,配置于该基板上;一主动元件,邻近配置于该扫描配线与该资料配线交会处之该基板上,且该主动元件系电性连接至该扫描配线与该资料配线,而该主动元件中有一闸介电层,而该闸介电层位于该扫描配线与该资料配线之间;多数个透明电容电极,配置于该基板上;以及一画素电极,配置于该些透明电容电极上且电性连接至该主动元件,其中该画素电极与该些透明电容电极系电性耦合为多层结构之一画素储存电容。2.如申请专利范围第1项所述之画素结构,其中部分该些透明电容电极系直接电性连接至该主动元件。3.如申请专利范围第1项所述之画素结构,其中部分该些透明电容电极系电性连接至该画素电极,并藉由该画素电极电性连接至该主动元件。4.如申请专利范围第1项所述之画素结构,其中该主动元件包括低温多晶矽薄膜电晶体。5.如申请专利范围第4项所述之画素结构,更包括一源极/汲极导体层,其中该主动元件系藉由该源极/汲极导体层电性连接至该资料配线与该画素电极。6.如申请专利范围第4项所述之画素结构,更包括一导体层,其中该主动元件系藉由该导体层电性连接至该资料配线,且该画素电极系直接电性连接至该主动元件。7.如申请专利范围第1项所述之画素结构,其中该主动元件包括非晶矽薄膜电晶体。8.如申请专利范围第7项所述之画素结构,其中该主动元件至少包括:一闸极,配置于该基板上,且电性连接至该扫描配线;一通道,配置于该闸极上方;以及一源极/汲极,配置于该通道上,且电性连接至该资料配线与该画素电极。9.如申请专利范围第1项所述之画素结构,其中该画素电极与该些透明电容电极之材质包括铟锡氧化物以及铟锌氧化物其中之一。10.一种画素结构的制造方法,至少包括:提供一基板,该基板上已形成有一扫描配线、一资料配线以及一与该扫描配线与该资料配线电性连接之主动元件;在该基板上形成多数个透明电容电极;以及在该些透明电容电极上形成一画素电极,且电性连接至该主动元件,其中该画素电极与该些透明电容电极系电性耦合为多层结构之一画素储存电容。11.如申请专利范围第10项所述之画素结构的制造方法,其中该主动元件包括低温多晶矽薄膜电晶体。12.如申请专利范围第11项所述之画素结构的制造方法,其中在形成该资料配线的同时,更包括于该主动元件上方形成一源极/汲极导体层,其中该主动元件系藉由该源极/汲极导体层电性连接至该资料配线与该画素电极。13.如申请专利范围第11项所述之画素结构的制造方法,其中在形成该资料配线后,更包括于该主动元件上方形成一导体层,该主动元件系藉由该导体层电性连接至该资料配线,且该画素电极系直接电性连接至该主动元件。14.如申请专利范围第13项所述之画素结构的制造方法,其中该导体层与该画素电极系由同一材料层图案化所形成。15.如申请专利范围第11项所述之画素结构的制造方法,其中形成该主动元件的方法至少包括:在该基板上形成一多晶矽层;在该基板上形成一闸介电层,覆盖该多晶矽层;在该闸介电层上形成一闸极,该闸极系位于该多晶矽层上方;以及于该闸极两侧之该多晶矽层中形成一源极/汲极掺杂区。16.如申请专利范围第15项所述之画素结构的制造方法,其中形成该源极/汲极掺杂区的方法包括以该闸极为罩幕进行一掺杂制程,使该多晶矽层之两侧成为一源极/汲极掺杂区。17.如申请专利范围第10项所述之画素结构的制造方法,其中该主动元件包括非晶矽薄膜电晶体。18.如申请专利范围第17项所述之画素结构的制造方法,其中形成该主动元件的方法至少包括:在该基板上形成一闸极,且电性连接至该扫描配线;在该基板上形成一闸介电层,且覆盖该闸极;在该闸介电层上形成一通道,该通道系位于该闸极上方;以及在该通道上形成一源极/汲极。19.如申请专利范围第10项所述之画素结构的制造方法,其中该画素电极与该些透明电容电极之材质包括铟锡氧化物以及铟锌氧化物其中之一。图式简单说明:第1图绘示为一习知画素结构的剖面示意图。第2A~2H图绘示为本发明第一较佳实施例之画素结构的制造方法之流程剖面图。第3A~3F图绘示为本发明第二较佳实施例之画素结构的制造方法之流程剖面图。第4图绘示为本发明第三较佳实施例之画素结构的剖面示意图。 |
