| 主权项 |
1.一种形成半导体装置之方法,适用于形成具有极 低介电常数介电材质(extreme low-k dielectric,ELK)之一 半导体装置,包括下列步骤: 依序施行一非等向性蚀刻以及一等向性蚀刻,大体 移除形成于该半导体装置内相邻之复数个内连物 间之一第一介电层之全部,其中于施行该非等向性 蚀刻时系利用该些内连物作为蚀刻罩幕;以及 于相邻之该些内连物间之一空间内大体填入该极 低介电常数介电材质。 2.如申请专利范围第1项所述之形成半导体装置之 方法,其中介于相邻之该些内连物间之该空间为位 于一双镶嵌沟槽下方之一凹陷区。 3.如申请专利范围第1项所述之形成半导体装置之 方法,其中该蚀刻罩幕为一双镶嵌沟槽。 4.如申请专利范围第1项所述之形成半导体装置之 方法,其中该第一介电层包括一低介电常数介电材 料(low-k dielectrci)。 5.一种形成半导体装置之方法,包括下列步骤: 形成通过一第一介电层之复数个层间内连导线结 构,其中该些层间内连导线结构各包括一导电构件 、位于该导电构件之上之一上方导线以及连结该 导电构件与该上方导线之一导电介层物; 使用各上方导线作为蚀刻罩幕,非等向性地蚀刻该 第一介电层,大体移除所有之该第一介电层,并于 各上方导电之下方存在有残留之该第一介电层; 施行等向性蚀刻,移除残留之该第一介电层;以及 形成一第二介电层,大体填满介于该些内连导线结 构间之所有空间。 6.如申请专利范围第5项所述之形成半导体装置之 方法,其中该第一介电层包括介电常数高于2.5之材 料。 7.如申请专利范围第5项所述之形成半导体装置之 方法,其中该第一介电层之材质为一低介电常数介 电材料。 8.如申请专利范围第5项所述之形成半导体装置之 方法,其中该第二介电层包括介电常数低于2.5之材 料。 9.如申请专利范围第5项所述之形成半导体装置之 方法,其中该第二介电层包括一极低介电常数介电 材料(ELK)。 10.如申请专利范围第5项所述之形成半导体装置之 方法,其中该第一介电层之材料择自由有机矽玻璃 (OSG)、聚亚芳香醚(polyarylene ether)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、聚倍半矽氧 烷(polysilsequioxane)、聚亚醯胺、BCB(benzocyclbbutene)、 聚四氟乙烯(PTFE)、含氟之矽玻璃(FSG)及其组成物 所组成族群中。 11.如申请专利范围第5项所述之形成半导体装置之 方法,其中该第二介电层之材料择自由孔洞性介电 材料、旋涂玻璃(SOG)以及上述材料之组成物所组 成族群之一。 12.如申请专利范围第5项所述之形成半导体装置之 方法,其中该非等向性蚀刻为一反应性离子蚀刻。 13.如申请专利范围第5项所述之形成半导体装置之 方法,其中该等向性蚀刻为一氢氟酸湿蚀刻。 14.如申请专利范围第5项所述之形成半导体装置之 方法,其中该些内连导线结构之材质系则自由铜、 铝、金、银、钨、矽以及其组成物所组成之族群 。 15.如申请专利范围第5项所述之形成半导体装置之 方法,其中该些内连导线结构系为一双镶嵌内连结 构。 16.如申请专利范围第5项所述之形成半导体装置之 方法,其中形成大体填满介于该些内连导线结构间 之所有空间之一第二介电层之步骤系藉由旋转涂 布法所达成。 17.如申请专利范围第5项所述之形成半导体装置之 方法,其中形成大体填满介于该些内连导线结构间 之所有空间之一第二介电层之步骤系藉由旋转涂 布法与化学气相沉积法所达成。 18.一种形成内连线结构之方法,包括下列步骤: 形成一第一介电层于一基板上; 形成穿过该第一介电层至该基板之一双镶嵌结构, 其中该双镶嵌结构包括一沟槽导电物,该沟槽导电 物位于一介层导电物以及至少部分之该第一介电 层之上; 以该沟槽导电物为一蚀刻罩幕,非等向性蚀刻该第 一介电层并,以形成一第一凹口; 等向性蚀刻位于该沟槽导电物下方之该第一介电 层,以形成一第二凹口;以及 于该第一凹口与该第二凹口内填入一第二介电材 料,以形成一第二介电层。 19.如申请专利范围第18项所述之形成内连线结构 之方法,其中该第一介电层之材质为一低介电常数 介电材料。 20.如申请专利范围第18项所述之形成内连线结构 之方法,其中该第二介电层之材质为一极低介电常 数介电材料(ELK)。 21.如申请专利范围第18项所述之形成内连线结构 之方法,其中该非等向性蚀刻为一反应性离子蚀刻 。 22.如申请专利范围第18项所述之形成内连线结构 之方法,其中该等向性蚀刻为一氢氟酸湿蚀刻。 23.如申请专利范围第18项所述之形成内连线结构 之方法,其中形成该第二介电层之步骤系藉由旋转 涂布法所达成。 24.如申请专利范围第18项所述之形成内连线结构 之方法,其中形成该二介电层之步骤系藉由旋转涂 布法与化学气相沉积法所达成。 图式简单说明: 第1图为一剖面图,用以说明依据本发明一实施例 之镶嵌制程之一中间步骤时之一半导体装置; 第2图为一剖面图,用以说明依据本发明一实施例 之半导体装置之中间结构,其包括复数个内连物结 构以及一低介电常数介电材料; 第3图为一剖面图,用以说明依据本发明一实施例 中,施行非等向性以蚀刻第2图中之低介电常数介 电材料之情形; 第4图为一剖面图,用以比较第3图所示之实施例与 习知之极低介电常数介电材料(ELK)制程; 第5图为一剖面图,用以说明依据本发明之实施例, 于ELK介电制程施行之前,对于第3图之中间结构施 行等向性蚀刻之情形; 第6图为一剖面图,用以说明依据本发明之实施例 之ELK介电材料的形成。 |
