发明名称 隔离具有部分垂直沟道存储单元的有源区的方法
摘要 本发明提供一种隔离具有部分垂直沟道存储单元的有源区的方法,首先,提供一半导体基底,半导体基底包含有两个深沟槽,深沟槽内分别形成有一深沟槽电容,且深沟槽电容低于半导体基底表面;接着,于深沟槽间形成一突出柱状的有源区,并对露出表面的有源区的底部角落进行离子注入步骤以形成一离子掺杂区,用以作为一源漏极区;然后,于有源区表面上依序形成一栅极介电层及一导电层,导电层用以作为一垂直栅极,及于导体基底上形成一介电层,介电层与该垂直栅极的顶部等高,用以隔绝另一有源区。
申请公布号 CN1267987C 申请公布日期 2006.08.02
申请号 CN03143024.4 申请日期 2003.06.12
申请人 南亚科技股份有限公司 发明人 张明成;陈逸男;吴国坚
分类号 H01L21/8239(2006.01) 主分类号 H01L21/8239(2006.01)
代理机构 北京三友知识产权代理有限公司 代理人 马娅佳
主权项 1.一种隔离具有部分垂直沟道存储单元的有源区的方法,其特征在于,包括下列步骤:提供一半导体基底,该半导体基底包含有两个深沟槽;于每一深沟槽内形成一深沟槽电容,所述多个深沟槽电容低于该半导体基底表面,其中每一深沟槽的顶部侧壁上形成有一环状绝缘层;于每一深沟槽电容表面上形成一隔绝层;于每一深沟槽内填满一掩模层;于所述多个深沟槽间的该半导体基底上形成一第一图案化掩模层,其中该第一图案化掩模层覆盖所述多个掩模层的部分表面;以该第一图案化掩模层及所述多个掩模层为蚀刻掩模,蚀刻该半导体基底至低于该隔绝层的高度;去除该第一图案化掩模层及所述多个掩模层,其中所述多个深沟槽电容间的突出柱状的该半导体基底即为一有源区;于该有源区外的该半导体基底上顺应性形成一牺牲层;于该牺牲层上形成一第一介电层;依序平坦化该第一介电层及该牺牲层至该露出该有源区的表面,且该第一介电层及该牺牲层的高度低于该有源区顶部表面一既定距离;以该第一介电层及该牺牲层为掩模蚀刻该有源区,以使该有源区的顶部角落圆化;去除该第一介电层;对该隔绝层侧边的该有源区进行离子注入步骤以形成一离子掺杂区,用以作为一源漏极区;去除该牺牲层;对该半导体基底上进行氧化步骤以形成一栅极介电层;于该半导体基底上顺应性形成一导电层;于该导电层上形成一第二图案化掩模层,该第二图案化掩模层覆盖对应该有源区及所述多个掩模层的该导电层的部分区域;以该第二图案化掩模层为蚀刻掩模,蚀刻该导电层以形成一垂直栅极;去除该第二图案化掩模层;及于该半导体基底上形成一第二介电层,对该第二介电层进行平坦化步骤至露出该垂直栅极以形成一隔离区,该隔离区用以隔绝另一有源区。
地址 台湾省桃园县