发明名称 |
存储总线检查过程 |
摘要 |
一种用于检查链接主机装置与存储卡的数据总线的可用宽度的方法。最好是在引导过程中,主机装置通过数据总线向存储卡发送测试位模式(步骤210)。测试位模式可能是(1010...)或(0101...)。在收到测试位模式时(步骤210),存储卡通过相同的数据总线向主机装置发送响应位模式(步骤230)。响应位模式是测试位模式的补码,以便允许主机装置把响应位模式与测试位模式进行比较(步骤240),并根据比较结果来确定数据总线的可用宽度(步骤250)。 |
申请公布号 |
CN1813197A |
申请公布日期 |
2006.08.02 |
申请号 |
CN200480018281.8 |
申请日期 |
2004.05.19 |
申请人 |
诺基亚有限公司 |
发明人 |
M·弗洛曼;J·克林特 |
分类号 |
G01R31/28(2006.01);H04L1/24(2006.01) |
主分类号 |
G01R31/28(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
杨凯;王勇 |
主权项 |
1.一种用于检查第一电子模块与可操作地连接到第一电子模块的第二电子模块之间的数据总线的电子功能性的方法,所述方法的特征在于:通过所述数据总线向第二电子模块传送第一位模式;根据在第二电子模块中所接收的第一位模式在第二电子模块中提供第二位模式,第二位模式与所接收的第一位模式具有预定关系;以及在第一电子模块中通过所述数据总线从第二电子模块接收第二位模式。 |
地址 |
芬兰埃斯波 |