| 主权项 |
1.一种像素单元,其包含: 一光感测器,其具有与一半导体基板相关联之一第 一掺杂区域及一第二掺杂区域; 一隔离区域,其形成于该基板内;及 一富卤素区域,其至少区域化于该隔离区域之一侧 壁区域处。 2.如请求项1之像素单元,其中该富卤素区域在该隔 离区域与该光感测器之间。 3.如请求项1之像素单元,其中该富卤素区域形成有 一选自由氟、氯、溴、碘及氟、氯、溴与碘之任 何组合所组成之群的离子。 4.如请求项1之像素单元,其中该富卤素区域与该光 感测器之该第一掺杂区域重叠。 5.如请求项1之像素单元,其中该富卤素区域具有一 自该半导体基板之一表面之约300至约800的深 度。 6.如请求项1之像素单元,其中该富卤素区域具有一 自约51013/cm3至约51015/cm3之卤素离子浓度。 7.如请求项1之像素单元,其进一步包含一电连接至 读出电路之电荷收集区域。 8.如请求项7之像素单元,其进一步包含一形成于该 光感测器与该电荷收集区域之间且连接该光感测 器与该电荷收集区域之转移电晶体。 9.一种积体电路,其包含: 一像素单元阵列,该阵列之至少一像素单元包含: 一半导体基板,其具有一形成于其中之隔离区域; 一光感测器,其具有与该半导体基板相关联之一第 一掺杂区域及一第二掺杂区域; 一富卤素区域,其在该隔离区域下方且在该光感测 器与该隔离区域之间;及 讯号处理电路,其形成于该半导体基板中且电连接 至该阵列,用于接收与处理代表一由该阵列所获得 之影像的像素讯号并用于提供代表该影像之输出 资料。 10.如请求项9之积体电路,其中该富卤素区域形成 有一选自由氟、氯、溴、碘及氟、氯、溴与碘之 任何组合所组成之群的离子。 11.如请求项9之积体电路,其中该富卤素区域具有 一自该半导体基板之一表面之约300至约800的 深度。 12.如请求项9之积体电路,其中该富卤素区域具有 一自约51013/cm3至约51015/cm3之卤素浓度。 13.如请求项9之积体电路,其中该至少一像素单元 进一步包含一形成于该半导体基板中之电荷收集 区域。 14.如请求项13之积体电路,其中该至少一像素单元 进一步包含一形成于该电荷收集区域与该光感测 器之间之转移电晶体。 15.一种影像处理系统,其包含: 一处理器; 一成像装置,其耦合至该处理器,该成像装置包含 一含有复数个像素单元之成像阵列,至少一像素单 元包含: 一半导体基板,其具有一富卤素区域; 一隔离区域,其位于该富卤素区域内;及 一光感测器,其具有与该半导体基板相关联之一第 一掺杂区域及一第二掺杂区域;及 读出电路,其位于该半导体基板内,该读出电路提 供来自该光感测器的讯号。 16.一种像素单元,其包含: 一半导体基板,其具有形成于其中之渠沟; 一富卤素区域,其由自该半导体基板之一顶部表面 约300至800而形成; 一光感测器,其具有与该半导体基板相关联之一第 一掺杂区域及一第二掺杂区域;及 一隔离区域,其形成于该半导体基板之该等渠沟内 。 17.如请求项16之像素单元,其中该富卤素区域形成 有一选自由氟、氯、溴、碘及氟、氯、溴与碘之 任何组合所组成之群的离子。 18.如请求项16之像素单元,其进一步包含一与该富 卤素区域相关联且电连接至读出电路之电荷收集 区域。 19.如请求项18之像素单元,其进一步包含一与该富 卤素区域相关联且位于该光感测器与该电荷收集 区域之间之转移电晶体。 20.如请求项19之像素单元,其进一步包含一与该富 卤素区域相关联而形成且电连接至该电荷收集区 域之重设电晶体。 21.一种积体电路,其包含: 一像素单元阵列,该阵列之至少一像素单元包含: 一半导体基板,其具有形成于其中之至少一渠沟; 一卤化低常数介电材料,其形成于该至少一渠沟内 ;及 一光感测器,其具有与该半导体基板相关联之一第 一掺杂区域及一第二掺杂区域;及 讯号处理电路,其形成于该半导体基板中且电连接 至该阵列,用于接收与处理代表一由该阵列所获得 之影像的像素讯号并用于提供代表该影像之输出 资料。 22.如请求项21之积体电路,其中该卤化低常数介电 材料形成有一选自由氟、氯、溴、碘及氟、氯、 溴与碘之任何组合所组成之群的离子。 23.如请求项21之积体电路,其中该卤化低常数介电 材料由氟化矽氧化物形成。 24.如请求项21之积体电路,其中该卤化低常数介电 材料对于该半导体基板之一最上表面系平坦的。 25.一种形成一像素单元之方法,该方法包含以下动 作: 于一半导体基板中形成一渠沟; 形成一至少区域化于该渠沟之一侧壁区域之富卤 素区域; 用一介电材料填充该渠沟;及 形成一具有与该半导体基板相关联之一第一掺杂 区域及一第二掺杂区域之光感测器。 26.如请求项25之方法,其中形成一富卤素区域之该 动作包含用一选自由氟、氯、溴、碘及氟、氯与 碘之任何组合所组成之群的离子来掺杂该基板。 27.如请求项26之方法,其中藉由离子植入来执行掺 杂该基板之该动作。 28.如请求项26之方法,其中藉由一高密度电浆沈积 处理而并入卤素来执行掺杂该基板之该动作。 29.如请求项26之方法,其中藉由卤素离子之固体源 扩散来执行掺杂该基板之该动作。 30.如请求项25之方法,其中该富卤素区域形成于一 自该半导体基板之一表面之约300至约800之深 度处。 31.如请求项25之方法,其中所形成之该富卤素区域 具有一自约51013/cm3至约51015/cm3之卤素浓度。 32.如请求项25之方法,其中该光感测器之该第一掺 杂区域被形成为与该富卤素区域重叠。 33.如请求项25之方法,其进一步包含于形成该富卤 素区域之该步骤之前在该半导体基板上提供一遮 罩之动作。 34.如请求项25之方法,其进一步包含在该半导体基 板中形成一电荷收集区域之动作。 35.如请求项34之方法,其进一步包含于该光感测器 与该电荷收集区域之间形成一转移电晶体之动作 。 36.一种形成一积体电路之方法,该方法包含: 形成一像素单元阵列,藉由以下步骤形成该阵列之 至少一像素单元; 形成一具有形成于其中之至少一渠沟之半导体基 板; 至少在该至少一渠沟之一底部部分与一侧壁区域 处形成一富卤素区域;及 形成一具有与该半导体基板相关联之一第一掺杂 区域及一第二掺杂区域之光感测器;及 在该半导体基板中形成讯号处理电路且将该讯号 处理电路电连接至该阵列,用于接收与处理代表一 由该阵列所获得之影像的像素讯号并用于提供代 表该影像之输出资料。 37.一种形成一影像处理系统之方法,该方法包含: 提供一处理器; 形成一耦合至该处理器之成像装置,该成像装置包 含一含有复数个像素单元之成像阵列,藉由以下步 骤形成至少一像素单元: 在一半导体基板中形成复数个渠沟; 在该等渠沟之每一渠沟内形成一卤化低常数介电 材料;及 形成一具有与该半导体基板相关联之一第一掺杂 区域及一第二掺杂区域之光感测器;及 在该半导体基板中形成讯号处理电路且将该讯号 处理电路电连接至该阵列,用于接收与处理代表一 由该阵列所获得之影像的像素讯号并用于提供代 表该影像之输出资料。 38.如请求项37之方法,其中该卤化介电层由氟化矽 氧化物形成。 39.如请求项37之方法,其进一步包含以下步骤:平坦 化该卤化低常数介电材料,使得该卤化低常数介电 材料对于该半导体基板之一最上表面系平坦的。 图式简单说明: 图1说明习知像素单元之部分横截面图; 图2说明根据本发明之例示性实施例所建构之像素 单元的部分横截面图; 图3-6说明图2中所说明之像素单元之制造阶段; 图7说明根据本发明之第二例示性实施例所建构之 像素单元的部分横截面图; 图8说明根据本发明之第三例示性实施例所建构之 像素单元的部分横截面图; 图9说明根据本发明之第四例示性实施例所建构之 像素单元的部分横截面图; 图10说明根据本发明之第六例示性实施例所建构 之像素单元的部分横截面图; 图11为并入根据本发明之实施例所建构之至少一 像素单元之CMOS影像器的方块图;及 图12为并入图11之根据本发明之例示性实施例之 CMOS影像器之处理器系统的示意图。 |
