| 主权项 |
1.一种多通道接收器,包括: 多个输入埠,每一该些输入埠接收一输入信号; 多个数位边缘调整电路,每一该些数位边缘调整电 路耦接至一相应的输入埠以接收该输入信号,其中 该相应的输入埠为该些输入埠其中之一,每一该些 数位边缘调整电路包括: 一延迟调整电路,耦接至该相应的输入埠以接收该 输入信号,该输入信号被延迟以产生一微调信号; 一延迟模组,包括多个延迟单元串联耦接,该延迟 模组之一输入耦接至该延迟调整电路以接收该微 调信号; 多个取样/保持电路,每一该些取样/保持电路耦接 至一相应的输出以取样及保持该相应的输出,其中 该相应的输出为该些延迟单元与该延迟调整电路 其中之一的输出; 一动态边缘调整电路,耦接至该些取样/保持电路, 该动态边缘调整电路根据该些取样/保持电路中哪 一个取样/保持电路取样到该输入信号之一资料边 缘,据以控制由该延迟调整电路所延迟之一共用延 迟时间;以及 一输出端,耦接至该些延迟单元其中之一以输出该 耦接的延迟单元之该相应的输出;以及 一通道配置电路,耦接至该些数位边缘调整电路以 接收每一该些数位边缘调整电路之输出。 2.如申请专利范围第1项所述之多通道接收器,其中 该动态边缘调整电路包括: 一边缘侦测及突波滤除逻辑,耦接至每一该些取样 /保持电路以接收该相应的输出; 多个计数器,耦接至该边缘侦测及突波滤除逻辑, 当该些计数器其中之一计数至一预定値时,计数至 该预定値之该计数器产生一触发信号,其中每一该 些计数器相应到该些取样/保持电路其中之一,以 便该边缘侦测及突波滤除逻辑在该相应的取样/保 持电路取样该资料边缘时,增加该计数器之値;以 及 一调整控制逻辑,耦接至该些计数器以接收该触发 信号,当该调整控制逻辑接收到该触发信号时,重 置(reset)该些计数器,并且根据该些计数器中哪一 个计数器产生该触发信号来决定由该延迟调整电 路所延迟的该共用延迟时间。 3.如申请专利范围第2项所述之多通道接收器,其中 该些计数器包括: 一第一计数器模组,用以在该第一计数器模组计数 至n时产生该触发信号;以及 一第二计数器模组,用以在该第二计数器模组计数 至m时产生该触发信号为产生触发信号, 其中n小于m。 4.如申请专利范围第1项所述之多通道接收器,其中 该延迟调整电路包括: 一粗调电路,耦接至该相应的输入埠以接收该输入 信号,该输入信号延迟一第一期间以产生一粗调信 号;以及 一微调电路,耦接至该粗调电路以接收该粗调信号 ,该粗调信号延迟一第二期间以产生一微调信号; 其中,该共用延迟时间由该动态边缘调整电路所控 制,且由该第一期间以及该第二期间所组成。 5.一种数位边缘调整电路,用以调整一输入信号以 及一时钟信号之相位,该数位边缘调整电路包括: 一延迟调整电路,用以接收该输入信号,并延迟该 输入信号以产生一微调信号; 一延迟模组,包括多个延迟单元串联耦接,该延迟 模组之一输入耦接至该延迟调整电路以接收该微 调信号; 多个取样/保持电路,每一该些取样/保持电路耦接 至一相应的输出以取样及保持该相应的输出,其中 该相应的输出为该些延迟单元与该延迟调整电路 其中之一的输出;以及 一动态边缘调整电路,耦接至该些取样/保持电路, 该动态边缘调整电路根据该些取样/保持电路中哪 一个取样/保持电路取样到该输入信号之一资料边 缘,据以控制由该延迟调整电路所延迟之一共用延 迟时间。 6.如申请专利范围第5项所述之数位边缘调整电路, 其中该动态边缘调整电路包括: 一边缘侦测及突波滤除逻辑,耦接至每一该些取样 /保持电路以接收该相应的输出; 多个计数器,耦接至该边缘侦测及突波滤除逻辑, 当该些计数器其中之一计数至一预定値时,计数至 该预定値之该计数器产生一触发信号,其中每一该 些计数器相应到该些取样/保持电路其中之一,以 便该边缘侦测及突波滤除逻辑在该相应的取样/保 持电路取样该资料边缘时,增加该相应的计数器之 値;以及 一调整控制逻辑,耦接至该些计数器以接收该触发 信号,当该调整控制逻辑接收到该触发信号时,重 置(reset)该些计数器,并且根据该些计数器中哪一 个计数器产生该触发信号来决定由该延迟调整电 路所延迟的该共用延迟时间。 7.如申请专利范围第6项所述之数位边缘调整电路, 其中该些计数器包括: 一第一计数器模组,用以在该第一计数器模组计数 至n时产生该触发信号;以及 一第二计数器模组,用以在该第二计数器模组计数 至m时产生该触发信号为产生触发信号, 其中n小于m。 8.如申请专利范围第5项所述之数位边缘调整电路, 其中该延迟调整电路包括: 一粗调电路,耦接至该相应的输入埠以接收该输入 信号,该输入信号延迟一第一期间以产生一粗调信 号;以及 一微调电路,耦接至该粗调电路以接收该粗调信号 ,该粗调信号延迟一第二期间以产生一微调信号; 其中,该共用延迟时间由该动态边缘调整电路所控 制,且由该第一期间以及该第二期间所组成。 9.一种数位边缘调整方法,包括下列步骤: 接收一输入信号以及一个时钟信号; 提供多个延迟的输入信号以回应该输入信号,每一 该些延迟的输入信号与该输入信号相比延迟一相 关期间,其中该相关期间包括一共用延迟时间以及 一相应延迟时间,而该共用延迟时间对该些延迟的 输入信号而言均为相同;以及 根据该些延迟的输入信号中哪一个延迟的输入信 号与该时钟信号同步,据以控制该共用延迟时间, 致使一特定的该些延迟的输入信号其中之一与该 时钟信号同步。 10.如申请专利范围第9项所述之数位边缘调整方法 ,其中步骤「根据该些延迟的输入信号中哪一个延 迟的输入信号与该时钟信号同步,据以控制该共用 延迟时间,致使该特定的该些延迟的输入信号其中 之一与该时钟信号同步」包括: 当该些延迟的输入信号其中之一与该时钟信号同 步,且该些延迟的输入信号其中之一的该相关期间 小于该特定的该些延迟的输入信号其中之一的该 相关期间时,增加该共用延迟时间;以及 当该些延迟的输入信号其中之一与该时钟信号同 步,且该些延迟的输入信号其中之一的该相关期间 大于该特定的该些延迟的输入信号其中之一的该 相关期间时,减少该共用延迟时间。 11.如申请专利范围第10项所述之数位边缘调整方 法,更包括下列步骤: 当该些延迟的输入信号皆不与该时钟信号同步时, 增加该共用延迟时间。 图式简单说明: 图1绘示为依照本发明一实施例之多通道接收器的 电路方块图。 图2绘示为依照本发明一实施例之数位边缘调整电 路的电路方块图。 图3绘示为依照本发明另一实施例之数位边缘调整 电路的电路方块图。 图4为用以表示图3中调整控制逻辑之操作的虚拟 码。 |
