摘要 |
<p>Die Erfindung betrifft eine Steuereinheit zur Erzeugung von mit einem ihr eingegebenen kontinuierlichen Taktsignal (clk_hr_i) synchronen Steuersignalen (evload_o, odload_o, st_chgclk_o, clk_o, clk_or_fiford_i) für eine synchron mit dem Taktsignal (clk_hr_i) zu steuernde Einrichtung (1), wobei die Steuereinheit (SE) aufweist: Registermittel zur Registrierung wenigstens eines mehrere Bitstellen umfassenden, Einstellsignals (st_load_i, st_fiford__i), Zählmittel zur Zählung von Flanken des Tanksignals (clk_hr_i) in Abhängigkeit von einem oder mehreren in den Registermitteln jeweils registrierten Einstellsignalen, und Synchronisations- und Ausgabemittel zur Synchronisation eines von den Zählmitteln gezählten Werts mit dem Taktsignal (clk_hr_i) und dem registrierten Einstellsignal und Ausgabe von wenigstens einem der Steuersignale, wobei die Registermittel, die Zählmittel und die Synchronisations- und Ausgabemittel so gestaltet und miteinander verbunden sind, dass das oder die ausgegebene (n) Steuersignal (e) in Abhängigkeit vom jeweils registrierten Einstellsignal eine von mehreren zeitlichen Positionen- mit einer jeweiligen Phasendifferenz eines ganzzahligen Vielfacheneines halben Taktzyklus synchron zur Vorder- oder Rückflanke des Taktsignals einnimmt (einnehmen) . Die Steuereinheit ist insbesondere zur Steuerung des synchronen Parallel-Serien-wandlers zur Wandlung eines parallelen k Bitstellen umfassenden Eingangssignals in eine serielle Ausgangssignalfolgesynchron zum Taktsignal (clk_hr_i) anwendbar, der in einer Sendeschaltung in der Interfaceschaltung eines sehr schnellen DDR-DRAM-Halbleiterspeicherbausteins der kommenden Speichergeneration (z.B. DDR4) vorgesehen ist.</p> |
申请人 |
INFINEON TECHNOLOGIES AG;WALLNER, PAUL;GREGORIUS, PETER;SCHLEDZ, RALF |
发明人 |
WALLNER, PAUL;GREGORIUS, PETER;SCHLEDZ, RALF |