晶片硬体上使用多重非同步时脉之除错支援单元

摘要

本发明系关于一种介接一除错器与一欲除错系统之除错支援单元，其中上述之除错器系使用一测试时脉，上述之欲除错系统系使用一个或多个运作时脉。此除错支援单元使用该测试时脉与该除错器相连通讯之一测试时脉单元与一个或多个系统时脉单元，每一个系统时脉单元系对应至上述之一个或多个运作时脉，并且与该欲除错系统和该测试时脉单元相连通讯。其中上述之一个或多个系统时脉单元与此欲除错系统通讯时使用相对应之运作时脉，上述之一个或多个系统时脉单元与此测试时脉单元通讯时使用上述之测试时脉。