发明名称 | 完全高介电常数之薄介电层的形成方法 | ||
摘要 | 本发明系揭示一种用于半导体应用之完全高介电常数之薄介电层之形成方法。该方法包含在一处理室设置一基板、将一完全高介电常数之薄介电层沈积于该基板、及将该沈积之高介电常数层薄化以在该基板上形成一完全高介电常数之薄介电层。又,该基板可包含一介于该基板和高介电常数层之介面层。该完全高介电常数层之薄化又可经由下列方式实行:将该完全高介电常数之薄介电层曝露于一反应性电浆蚀刻处理,或经由使用湿式制程而能对该完全高介电常数之薄介电层之一部份加以改良,以及接着移除该被改良之部分之电浆处理。 | ||
申请公布号 | TW200623264 | 申请公布日期 | 2006.07.01 |
申请号 | TW094132436 | 申请日期 | 2005.09.20 |
申请人 | 东京威力科创股份有限公司 | 发明人 | 柯瑞 维爵 |
分类号 | H01L21/31 | 主分类号 | H01L21/31 |
代理机构 | 代理人 | 周良谋;周良吉 | |
主权项 | |||
地址 | 日本 |