| 主权项 |
1.一种非挥发性记忆体,包括: 一基底; 多数个沟渠隔离结构,配置在该基底中以定义出一 主动区; 一第一导电型井区,配置在该基底中; 一第二导电型浅掺杂区,配置在该第一导电型井区 中,且与该基底表面邻接; 一对闸极堆叠结构,配置在该主动区之该基底上, 且分别位于各该沟渠隔离结构侧边,其中各该闸极 堆叠结构至少包括一浮置闸极层以及位于该浮置 闸极层上之一控制闸极层; 二第二导电型口袋掺杂区,分别配置于该对闸极堆 叠结构之外侧边的该基底中,其中各该口袋掺杂区 系延伸至各该闸极堆叠结构下方; 二第一导电型汲极区,分别配置于该对闸极堆叠结 构之外侧边的各该口袋掺杂区中; 一辅助闸极层,配置于该二闸极堆叠结构之间的该 基底上,且该辅助闸极层的底部系低于该第二导电 型浅掺杂区的底部; 一闸介电层,至少配置于该辅助闸极层与该基底之 间以及该辅助闸极层与各该闸极堆叠结构之间;以 及 至少二导电插塞,配置在该基底上,且各该导电插 塞向下延伸连接该口袋掺杂区以及位于其中之该 汲极区。 2.如申请专利范围第1项所述之非挥发性记忆体,其 中该基底为一第一导电型基底。 3.如申请专利范围第1项所述之非挥发性记忆体,更 包括一第二导电型深井区配置在该基底中,且该第 一导电型井区位于该第二导电型深井区中。 4.如申请专利范围第1项所述之非挥发性记忆体,其 中各该闸极堆叠结构从该基底起依序为一穿隧层 、该浮置闸极层、一闸间介电层与该控制闸极层 。 5.如申请专利范围第1项所述之非挥发性记忆体,其 中该辅助闸极层、该浮置闸极层或该控制闸极层 的材质包括多晶矽或掺杂多晶矽。 6.如申请专利范围第1项所述之非挥发性记忆体,其 中该闸介电层的材质包括氧化矽。 7.如申请专利范围第1项所述之非挥发性记忆体,其 中该非挥发性记忆体排列成反或闸(NOR)型记忆体 阵列。 8.如申请专利范围第1项所述之非挥发性记忆体,其 中该第一导电型为n型,且该第二导电型为p型。 9.如申请专利范围第1项所述之非挥发性记忆体,其 中该辅助闸极层位于部分的该些沟渠隔离结构中 。 10.一种非挥发性记忆体的制造方法,包括: 提供一基底; 于该基底中形成多数个沟渠隔离结构而定义出一 主动区; 于该基底中形成一第一导电型井区; 于该第一导电型井区中形成一第二导电型浅掺杂 区,该第二导电型浅掺杂区系邻接该基底表面; 于该主动区之该基底上形成至少一对闸极堆叠结 构,各该闸极堆叠结构分别位于各该沟渠隔离结构 侧边,其中各该闸极堆叠结构至少包括一浮置闸极 层以及位于该浮置闸极层上之一控制闸极层; 于该对闸极堆叠结构之外侧边的该基底中形成二 第二导电型口袋掺杂区,其中各该口袋掺杂区系延 伸至各该闸极堆叠结构下方; 于该对闸极堆叠结构之外侧边的该二口袋掺杂区 中形成二第一导电型汲极区; 移除位于该二闸极堆叠结构之间的该沟渠隔离结 构的一部份,而使该沟渠隔离结构的表面低于该第 二导电型浅掺杂区的底部,而于该基底中形成至少 二沟渠; 于该些闸极堆叠结构与裸露的该基底表面上形成 一闸介电层; 于该二闸极堆叠结构之间的该闸介电层上形成一 辅助闸极层; 于该基底上形成一介电层,覆盖该闸介电层与该辅 助闸极层,且该介电层中形成至少二接触窗开口, 其中各该接触窗开口暴露出各该汲极区及部分的 各该口袋掺杂区;以及 于该些接触窗开口中形成多数个导电插塞。 11.如申请专利范围第10项所述之非挥发性记忆体 的制造方法,其中移除部分的各该沟渠隔离结构的 方法包括自行对准蚀刻制程。 12.如申请专利范围第10项所述之非挥发性记忆体 的制造方法,其中该基底为一第一导电型基底。 13.如申请专利范围第10项所述之非挥发性记忆体 的制造方法,其中于该基底中形成该些沟渠隔离结 构之后以及于该基底中形成该第一导电型井区之 前,更包括于该基底中形成一第二导电型深井区, 且该第一导电型井区位于该第二导电型深井区中 。 14.如申请专利范围第10项所述之非挥发性记忆体 的制造方法,其中各该闸极堆叠结构从该基底起依 序为一穿隧层、该浮置闸极层、一闸间介电层与 该控制闸极层。 15.如申请专利范围第10项所述之非挥发性记忆体 的制造方法,其中该辅助闸极层、该浮置闸极层或 该控制闸极层的材质包括多晶矽或掺杂多晶矽。 16.如申请专利范围第10项所述之非挥发性记忆体 的制造方法,其中各该导电插塞与各该汲极区及各 该口袋掺杂区短路连接。 17.如申请专利范围第10项所述之非挥发性记忆体 的制造方法,其中该第一导电型为n型,且该第二导 电型为p型。 18.如申请专利范围第10项所述之非挥发性记忆体 的制造方法,其中所形成之该辅助闸极层系填入该 二沟渠中。 19.一种非挥发性记忆体的操作方法,该操作方法适 于一非挥发性记忆体,该非挥发性记忆体至少包括 :一基底,配置在该基底中之多数个沟渠隔离结构, 配置在该基底中之一第一导电型井区,配置在该第 一导电型井区中,且与该基底表面邻接的一第二导 电型浅掺杂区,配置在该主动区之该基底上,且分 别位于各该沟渠隔离结构侧边的一对闸极堆叠结 构,其中各该闸极堆叠结构至少包括一浮置闸极层 以及位于该浮置闸极层上之一控制闸极层,分别配 置于该对闸极堆叠结构之外侧边的该基底中的二 第二导电型口袋掺杂区,其中各该口袋掺杂区系延 伸至各该闸极堆叠结构下方,分别配置于该对闸极 堆叠结构之外侧边的各该口袋掺杂区中的二第一 导电型汲极区,配置于该二闸极堆叠结构之间的该 基底上的一辅助闸极层,而且该辅助闸极层的底部 系低于该第二导电型浅掺杂区的底部;该操作方法 包括: 于该对闸极堆叠结构中,选择一个作为一选定记忆 胞;以及 当进行程式化时,对该选定记忆胞之该控制闸极层 施加一第一电压,并对位于该选定记忆胞侧边之该 汲极区与该第一导电型井区施加一第二电压,且对 该辅助闸极层与该第二导电型深井区施加一第三 电压,以程式化该选定记忆胞。 20.如申请专利范围第19项所述之非挥发性记忆体 的操作方法,其中该第一电压系介于-5至-15伏特,且 该第二电压系介于1至10伏特,而该第三电压为0伏 特。 21.如申请专利范围第19项所述之非挥发性记忆体 的操作方法,更包括: 当进行抹除时,对该选定记忆胞之该控制闸极层施 加一第四电压,并对该第一导电型井区与该第二导 电型深井区施加一第五电压,且位于该选定记忆胞 侧边之该汲极区与该辅助闸极层设定为浮置状态, 以抹除该选定记忆胞。 22.如申请专利范围第21项所述之非挥发性记忆体 的操作方法,其中该第四电压系介于5至15伏特,且 该第五电压系介于-5至-15伏特。 23.如申请专利范围第19项所述之非挥发性记忆体 的操作方法,更包括: 当进行读取时,对该选定记忆胞之该控制闸极层与 该辅助闸极层施加一第六电压,并对该第一导电型 井区施加一第七电压,且对位于该选定记忆胞侧边 之该汲极区与该第二导电型深井区施加一第八电 压,以读取该选定记忆胞。 24.如申请专利范围第23项所述之非挥发性记忆体 的操作方法,其中该第六电压系介于1至10伏特,且 该七电压系介于1至10伏特,而该第八电压为0伏特 。 图式简单说明: 图1是习知的一种非挥发性记忆体之剖面示意图。 图2是依照本发明之一较佳实施例的一种非挥发性 记忆体之上视示意图。 图3A是由图2之I-I'剖面(X方向)所得之剖面示意图。 图3B是由图2之II-II'剖面(Y方向)所得之剖面示意图 。 图4是依照本发明之另一较佳实施例的一种非挥发 性记忆体之剖面示意图。 图5A至图5D是由图2之I-I'剖面(X方向)所得之非挥发 性记忆体之制造流程剖面示意图。 图6A至图6D是由图2之II-II'剖面(Y方向)所得之非挥 发性记忆体之制造流程剖面示意图。 图7是依照本发明之一种反或闸(NOR)型记忆体阵列 之等效电路图。 |
