半导体记忆装置

摘要

本发明系追求一种于快闪记忆体中，于微细化时由于缩短电晶体通道长度，故可抑制漏电流。具有补助电极之AND型记忆阵列，系藉由使用MOS电晶体之F-N穿隧应减少记忆胞面积，但微细化更增进时通道方向之漏电流乃变大，故写入特性之恶化、消耗电流之增大及读取不良等都成为问题。为了达成上述目的，本发明之特征系于写入及读取动作中，将相互平行配线之补助电极中至少1条之补助电极设定为负之电位，藉由将前述补助电极附近之半导体基板表面作成非导通电性，进行电性元件分离。