| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | Si层(15)中源极区域(19)与漏极区域(20)之间的区域构成为包含高浓度N型杂质的Si基体区域(21)。Si层(16)和SiGe层(17)任一在生长(as-grown)状态下都构成为不掺杂N型杂质的非掺杂层，Si层(16)和SiGe层(17)中源极区域(19)与漏极区域(20)之间的区域分别构成为包含低浓度N型杂质的Si缓冲区域(22)、和包含低浓度N型杂质的SiGe沟道区域(23)。Si膜(18)中位于栅极绝缘膜(12)正下方的区域构成为导入P型杂质(5×10<SUP>17</SUP>atoms·cm<SUP>-3</SUP>)的Si盖区域(24)。从而，可得到抑制阈值电压增大的半导体装置。 | ||
| 申请公布号 | CN1255878C | 申请公布日期 | 2006.05.10 |
| 申请号 | CN02802677.2 | 申请日期 | 2002.03.27 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 高木刚;井上彰 |
| 分类号 | H01L29/78(2006.01);H01L21/336(2006.01);H01L29/786(2006.01);H01L21/8238(2006.01);H01L27/092(2006.01);H01L21/8234(2006.01);H01L27/088(2006.01) | 主分类号 | H01L29/78(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 龙淳 |
| 主权项 | 1、一种半导体装置，具备：基板；设置在所述基板上部的半导体层；设置在所述半导体层上部的栅极绝缘膜；设置在所述栅极绝缘膜上的栅极电极；设置在所述半导体层中所述栅极电极两侧的第1导电型第1源-漏极区域；设置在所述半导体层中位于所述第1源-漏极区域间的区域中的、由第1半导体构成的第1导电型的第1盖区域；设置在所述半导体层中所述第1盖区域下方、由对于载流子移动能带端的载流子的电位比所述第1半导体还小的第2半导体构成的第1沟道区域；和设置在所述半导体层中所述第1沟道区域下方的、由第3半导体构成的第2导电型的第1基体区域，所述第1盖区域中包含的第1导电型杂质浓度在1×1017atoms·cm-3以上。 | ||
| 地址 | 日本大阪府 | ||