发明名称 处理闸极结构的方法
摘要 一种处理闸极结构的方法,以改善电效能特性,此闸极结构包括高介电常数闸极堆叠介电层,此处理闸极结构的方法包括提供一闸极堆叠介电层于矽基底上,此闸极堆叠介电层包括一二元(binary)氧化物;形成一多晶矽层于上述闸极堆叠介电层上;进行微影图案化与蚀刻以形成一闸极结构;以及对上述闸极结构进行至少一电浆处理,此电浆处理包括一电浆源气体系择自于氢气、氮气、氧气与氨气所组成之族群中。
申请公布号 TWI252527 申请公布日期 2006.04.01
申请号 TW093123086 申请日期 2004.08.02
申请人 台湾积体电路制造股份有限公司 发明人 王铭芳;侯拓宏;麦凯玲;姚亮吉;陈世昌
分类号 H01L21/283 主分类号 H01L21/283
代理机构 代理人 洪澄文 台北市大安区信义路4段279号3楼;颜锦顺 台北市大安区信义路4段279号3楼
主权项 1.一种处理闸极结构的方法,以改善电效能特性,此 闸极结构包括高介电常数闸极堆叠介电层,此处理 闸极结构的方法包括: 提供一闸极堆叠介电层于矽基底上,此闸极堆叠介 电层包括一二元(binary)氧化物; 形成一多晶矽层于上述闸极堆叠介电层上; 进行微影图案化与蚀刻以形成一闸极结构;以及 对上述闸极结构进行至少一电浆处理,此电浆处理 包括一电浆源气体系择自于氢气、氮气、氧气与 氨气所组成之族群中。 2.如申请专利范围第1项所述之处理闸极结构的方 法,尚包括在该至少一电浆处理后对该闸极结构的 退火步骤。 3.如申请专利范围第2项所述之处理闸极结构的方 法,其中该退火步骤之温度为600~750℃。 4.如申请专利范围第2项所述之处理闸极结构的方 法,其中该退火步骤之气氛大体为氮气。 5.如申请专利范围第1项所述之处理闸极结构的方 法,其中该闸极堆叠介电层包括一最下方的二氧化 矽层形成于矽基底上。 6.如申请专利范围第1项所述之处理闸极结构的方 法,其中该闸极堆叠介电层包括一高介电常数材料 ,系择自于氧化钽(Ta2O5)、氧化钛(TiO2)、氧化铪(HfO2 )、氧化钇(Y2O3)、氧化镧(La2O5)、氧化锆(ZrO2)与其 矽酸盐及铝酸盐所组成之族群中。 7.如申请专利范围第1项所述之处理闸极结构的方 法,其中该堆叠介电层大体由一最下层的二氧化矽 层与一于其上之氧化铪层所组成。 8.如申请专利范围第7项所述之处理闸极结构的方 法,其中该氧化铪层以原子层化学气相沉积在300℃ 以下形成。 9.如申请专利范围第1项所述之处理闸极结构的方 法,其中该电浆源气体系择自于氢气与氮气所组成 之族群中。 10.如申请专利范围第1项所述之处理闸极结构的方 法,其中该电浆处理所进行的时间为10~90分钟。 11.如申请专利范围第1项所述之处理闸极结构的方 法,其中该电浆处理所进行的压力为100mTorr~10Torr。 12.如申请专利范围第11项所述之处理闸极结构的 方法,其中该电浆处理所进行的压力为100mTorr~5Torr 。 13.一种处理闸极结构的方法,以改善CMOS元件的平 带电压与启始电压特性,此闸极结构包括高介电常 数闸极堆叠介电层,此处理闸极结构的方法包括: 提供一闸极堆叠介电层于矽基底上,此闸极堆叠介 电层包括至少一高介电常数介电质,此介电常数为 10以上; 形成一多晶矽层于上述闸极堆叠介电层上; 进行微影图案化与蚀刻以形成一闸极结构; 对上述闸极结构进行至少一电浆处理,此电浆处理 包括一电浆源气体系择自于氢气、氮气、氧气与 氨气所组成之族群中;以及 在上述至少一电浆处理后对上述闸极结构进行退 火。 14.如申请专利范围第13项所述之处理闸极结构的 方法,其中该退火步骤之温度为600-750℃。 15.如申请专利范围第14项所述之处理闸极结构的 方法,其中该退火步骤之气氛系择自于氢气、氮气 、氧气与氨气所组成之族群中。 16.如申请专利范围第13项所述之处理闸极结构的 方法,其中该闸极堆叠介电层包括一最下方的二氧 化矽层形成于矽基底上。 17.如申请专利范围第13项所述之处理闸极结构的 方法,其中该高介电常数介电质系择自于氧化钽(Ta 2O5)、氧化钛(TiO2)、氧化铪(HfO2)、氧化钇(Y2O3)、氧 化镧(La2O5)、氧化锆(ZrO2)与其矽酸盐及铝酸盐所组 成之族群中。 18.如申请专利范围第13项所述之处理闸极结构的 方法,其中该堆叠介电层大体由一最下层的二氧化 矽层与一于其上之氧化铪层所组成。 19.如申请专利范围第13项所述之处理闸极结构的 方法,其中该电浆源气体大体由氢气所组成。 20.如申请专利范围第13项所述之处理闸极结构的 方法,其中该电浆处理所进行的压力为100mTorr~5Torr 。 图式简单说明: 第1图为本发明实施例之CMOS元件,此元件包括高介 电常数堆叠介电层的形成。 第2A~2C图为本发明实施例闸极结构部分之剖面图, 包括多层高介电常数堆叠介电层的制造步骤。 第3A图为藉由较佳实施例所形成之CMOS元件之电容- 电压(CV)数据图,以对应本发明实施例之制程方法 。 第3B图为藉由较佳实施例所形成之CMOS元件中,由CV 数据所得之平带电压图,以对应本发明实施例之制 程方法。 第4图为本发明实施例之制程流程图。
地址 新竹市新竹科学工业园区力行六路8号