| 发明名称 | 电压发生电路 | ||
| 摘要 | 本发明提供一种电压发生电路，通过减小施加在薄膜晶体管上的反向电压，减小薄膜晶体管的导通电流随时间经过的劣化。使PMOS晶体管(12)的源极连接到电压从VDD变化到2VDD的节点(16)上。而且，使其漏极在节点(17)上与交叉连接的NMOS晶体管(18、19)的漏极连接。此外，将已充电至2VDD的电容元件(20、9)的各一端分别连接到NMOS晶体管(18、19)的源极上。节点(17)的电压通过交叉连接的NMOS晶体管(18、19)保持一定(2VDD)，而与从电容元件(9、20)的另一端输入的信号无关。通过对PMOS晶体管(12)的栅极加2VDD的电压，可以使其成为截止状态。结果，可以使PMOS晶体管(12)的反向电压(截止状态下栅源间的电压)不超过VDD。 | ||
| 申请公布号 | CN1750371A | 申请公布日期 | 2006.03.22 |
| 申请号 | CN200510104050.5 | 申请日期 | 2005.09.14 |
| 申请人 | 三菱电机株式会社 | 发明人 | 飞田洋一 |
| 分类号 | H02M3/07(2006.01) | 主分类号 | H02M3/07(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 浦柏明;刘宗杰 |
| 主权项 | 1.一种将多个单位电压发生电路级联连接的电压发生电路，其特征在于，上述单位电压发生电路具备：具有一个输入输入电压的端子的第1场效应晶体管；一端连接到上述第1场效应晶体管的另一个端子上的第1电容元件；一个端子连接到上述第1电容元件的一端上的第2场效应晶体管；以及一端连接到输出输出电压的上述第2场效应晶体管的另一个端子上的第2电容元件。 | ||
| 地址 | 日本东京都 | ||