| 主权项 |
1.一种改善一晶圆上之一图案化特征结构之临界 尺寸均匀性的方法,至少包括: 评估形成于该晶圆上之复数个电路布置,该复数个 电路布置系由一罩幕或标线定义; 在该复数个电路布置上执行一逻辑操作,以撷取一 图案化特征结构;以及 比较该图案化特征结构和由该罩幕或标线定义之 该复数个电路布置。 2.如申请专利范围第1项所述之方法,更包括: 调整一组微影可调式参数,以补偿在该图案化特征 结构与由该罩幕或标线定义之该复数个电路布置 间的一偏差或差距。 3.如申请专利范围第2项所述之方法,其中该可调式 参数包括步进机聚焦与曝光设定値。 4.如申请专利范围第2项所述之方法,其中该可调式 参数包括罩幕制造调整値。 5.如申请专利范围第1项所述之方法,其中该评估过 程是经由一晶粒-资料库检视机器来执行。 6.如申请专利范围第5项所述之方法,其中该晶粒- 资料库检视机器执行该复数个电路布置之一光学 检视。 7.如申请专利范围第5项所述之方法,其中该晶粒- 资料库检视机器执行该复数个电路布置之一电子 束检视。 8.如申请专利范围第5项所述之方法,其中该晶粒- 资料库检视机器执行该复数个电路布置之一离子 束检视。 9.如申请专利范围第2项所述之方法,其中该逻辑操 作系经由一AND逻辑操作来执行,藉以由该复数个电 路布置之合并中撷取该图案化特征结构。 10.如申请专利范围第9项所述之方法,其中该复数 个电路布置包括至少多晶矽层与一主动区中的层 。 11.如申请专利范围第10项所述之方法,其中该图案 化特征结构包括一闸极之一宽度。 12.如申请专利范围第11项所述之方法,其中该闸极 宽度与由该罩幕或标线定义之该复数个电路布置 间的该偏差或差距是经由调整该微影可调式参数 来补偿。 13.如申请专利范围第2项所述之方法,其中该逻辑 操作系经由一OR逻辑操作来执行,藉以由除了该复 数个电路布置以外撷取该图案化特征结构。 14.如申请专利范围第13项所述之方法,其中该复数 个电路布置包括至少多晶矽层与一主动区中的层 。 15.如申请专利范围第14项所述之方法,其中该图案 化特征结构包括一闸极之一宽度。 16.如申请专利范围第15项所述之方法,其中该闸极 宽度与由该罩幕或标线定义之该复数个电路布置 间的该偏差或差距是经由调整该微影可调式参数 来补偿。 17.一种改善一晶圆上之一图案化特征结构之临界 尺寸均匀性的方法,至少包括: 评估形成于该晶圆上之复数个电路布置,该复数个 电路布置系由一罩幕或标线定义; 在该复数个电路布置上执行一逻辑操作,以撷取一 图案化特征结构; 比较该图案化特征结构和由该罩幕或标线定义之 该复数个电路布置;以及 调整一组微影可调式参数,以补偿在该图案化特征 结构与由该罩幕或标线定义之该复数个电路布置 间的一偏差或差距。 18.如申请专利范围第17项所述之方法,其中该可调 式参数包括步进机聚焦与曝光设定値。 19.如申请专利范围第17项所述之方法,其中该可调 式参数包括罩幕制造调整値。 20.如申请专利范围第17项所述之方法,其中该评估 过程是经由一晶粒-资料库检视机器来执行。 21.如申请专利范围第17项所述之方法,其中该逻辑 操作系经由一AND逻辑操作来执行,藉以由该复数个 电路布置之合并中撷取该图案化特征结构。 22.如申请专利范围第21项所述之方法,其中该复数 个电路布置包括至少多晶矽层与一主动区中的层 。 23.如申请专利范围第22项所述之方法,其中该图案 化特征结构包括一闸极之一宽度。 24.如申请专利范围第23项所述之方法,其中该闸极 宽度与由该罩幕或标线定义之该复数个电路布置 间的该偏差或差距是经由调整该微影可调式参数 来补偿。 25.如申请专利范围第17项所述之方法,其中该逻辑 操作系经由一OR逻辑操作来执行,藉以由该复数个 电路布置之合并中撷取该图案化特征结构。 26.如申请专利范围第25项所述之方法,其中该复数 个电路布置包括至少多晶矽层与一主动区中的层 。 27.如申请专利范围第26项所述之方法,其中该图案 化特征结构包括一闸极之一宽度。 28.如申请专利范围第27项所述之方法,其中该闸极 宽度与由该罩幕或标线定义之该复数个电路布置 间的该偏差或差距是经由调整该微影可调式参数 来补偿。 29.一种改善一晶圆上复数个晶粒上之复数个图案 化特征结构之临界尺寸均匀性的方法,至少包括: 评估被包含在该复数个晶粒中之复数个电路布置, 该复数个电路布置系由一罩幕或标线定义; 在任一该复数个电路布置上执行一逻辑操作,以撷 取复数个图案化特征结构; 算出该复数个图案化特征结构的平均数,以获得其 之一平均値; 比较该图案化特征结构之该平均値和由该罩幕或 标线定义之该复数个电路布置;以及 调整一组微影可调式参数,以补偿在该图案化特征 结构之该平均値与由该罩幕或标线定义之该复数 个电路布置间的一偏差或差距。 30.如申请专利范围第29项所述之方法,其中该可调 式参数包括步进机聚焦与曝光设定値。 31.如申请专利范围第29项所述之方法,其中该可调 式参数包括罩幕制造调整値。 32.如申请专利范围第29项所述之方法,其中该评估 过程是经由一晶粒-资料库检视机器来执行。 33.如申请专利范围第32项所述之方法,其中该晶粒- 资料库检视机器执行该复数个电路布置之一光学 检视。 34.如申请专利范围第32项所述之方法,其中该晶粒- 资料库检视机器执行该复数个电路布置之一电子 束检视。 35.如申请专利范围第32项所述之方法,其中该晶粒- 资料库检视机器执行该复数个电路布置之一离子 束检视。 36.如申请专利范围第29项所述之方法,其中该逻辑 操作系经由一AND逻辑操作来执行,藉以由该复数个 电路布置之合并中撷取任一该复数个图案化特征 结构。 37.如申请专利范围第36项所述之方法,其中该复数 个电路布置包括至少多晶矽层与一主动区中的层 。 38.如申请专利范围第37项所述之方法,其中该复数 个图案化特征结构之该平均値包括一闸极之一宽 度。 39.如申请专利范围第38项所述之方法,其中该平均 値闸极宽度与由该罩幕或标线定义之该复数个电 路布置间的该偏差或差距是经由调整该微影可调 式参数来补偿。 40.一种用于微影之系统,至少包括: 一资料库,用于储存一预期图案; 一检视元件,用于检视形成于一基材上之一图案, 该检视图案和该预期图案有关; 一逻辑装置,用于转换该检视图案成一调整图案; 以及 一比较器,用于确定该调整图案与该预期图案之间 的一差距。 41.如申请专利范围第40项所述之系统,其中该检视 元件执行该检视图案之一光学检视。 42.如申请专利范围第40项所述之系统,其中该检视 元件执行该检视图案之一电子束检视。 43.如申请专利范围第40项所述之系统,其中该检视 元件执行该检视图案之一离子束检视。 图式简单说明: 第1图是经扫描式电子显微镜表现,形成于晶圆上 之一图案的上视图; 第2图是对应第1图之图案之原始罩幕图案的示意 图; 第3图是当第1图之图案重叠于第2图之原始罩幕图 案上时,线宽之问题的示意图; 第4图是依照本发明一实施例位于晶圆上之一多晶 矽层与一主动区以获得一图案化特征结构的上视 图; 第5图是依照本发明一实施例位于晶圆上复数个晶 粒上之复数个多晶矽层与主动区以获得复数个图 案化特征结构的上视图; 第6图是依照本发明一实施例用以评估与改善晶圆 特征结构之临界尺寸均匀性之一示范系统的方块 图;以及 第7图是依照一实施例在半导体与罩幕制造过程中 ,用以改善形成于晶圆上图案之临界尺寸均匀性之 一方法步骤的流程图。 |
