| 主权项 |
1.一种制造一非及型快闪装置之方法,其包含以下 步骤: 在一半导体基板上实行形成一三井之一第一离子 植入程序,以及形成一P井之一第二离子植入程序; 实行一第一退火程序以弥补该等第一及第二离子 植入程序对该半导体基板之损害; 实行形成一N井之一第三离子植入程序,以及控制 一临界电压之一第四离子植入程序; 在一高电压装置区域中形成一高电压闸极氧化膜, 并在一低电压装置区域与一单元区域中形成一穿 隧氧化膜;以及 依次形成一元件隔离膜与一闸电极。 2.如请求项1之方法,其进一步包含一步骤,该步骤 系用以在该第四离子植入程序后,而在形成该高电 压闸极氧化膜之该程序前,实行一第二退火程序, 以弥补该等第三及第四离子植入程序对该半导体 基板之损害。 3.如请求项1之方法,其中在N2气体环境下,在范围从 700至1100℃之一温度下实行该等第一与第二退火程 序。 4.如请求项2之方法,其中在N2气体环境下,在范围从 700至1100℃之一温度下实行该等第一与第二退火程 序。 5.一种制造非及型快闪装置之方法,其包含以下步 骤: 藉由实行预定的离子植入程序,而在一半导体基板 上形成用以控制一临界电压之一三井、一P井、一 N井及一离子层; 实行一退火程序以弥补该等离子植入程序对该半 导体基板之损害; 在一高电压装置区域中形成一高电压闸极氧化膜, 并在一低电压装置区域与一单元区域中形成一穿 隧氧化膜;以及 依次形成一元件隔离膜与一闸电极。 6.如请求项5之方法,其中在N2气体环境下,在范围从 700至1100℃之一温度下实行该退火程序。 图式简单说明: 图1系显示一快闪装置之干扰缺陷之一概念图; 图2A及2B系说明依据本发明制造一非及型快闪装置 之一方法之顺序步骤之断面图; 图3A系显示在形成一P井之一程序后藉由一退火程 序所作之一旁通干扰错误位元计数之一曲线图; 图3B系显示一程式干扰失败位元计数之一曲线图; 图4系藉由一STI离子植入程序所作之一旁通干扰失 败位元计数之一曲线图;以及 图5系显示在形成一高电压闸极氧化膜之程序前藉 由一退火程序所作之一程式干扰失败位元计数之 一曲线图。 |
