| 主权项 |
1.一种电荷陷入记忆体元件的程式化及抹除方法, 包括: 在一闸极上施加一第一负电压,以使电子进入一重 置态状态; 于施加该第一负电压之后,在该闸极上施加一正电 压;以及 于施加该正电压之后,在该闸极上施加一第二负电 压。 2.如申请专利范围第1项所述之电荷陷入记忆体元 件的程式化及抹除方法,其中在该闸极上施加该正 电压,以使从一通道区来的电子注入。 3.如申请专利范围第2项所述之电荷陷入记忆体元 件的程式化及抹除方法,其中在该闸极上施加该正 电压,以使电子注入一陷入层。 4.如申请专利范围第3项所述之电荷陷入记忆体元 件的程式化及抹除方法,其中穿遂导致电子注入。 5.如申请专利范围第1项所述之电荷陷入记忆体元 件的程式化及抹除方法,其中在该闸极上施加该第 一负电压,以重置该记忆体元件。 6.如申请专利范围第5项所述之电荷陷入记忆体元 件的程式化及抹除方法,其中该记忆体元件系藉由 福勒诺罕(Fowler-Nordheim,-FN)闸极注入以进行重置。 7.如申请专利范围第1项所述之电荷陷入记忆体元 件的程式化及抹除方法,其中在该闸极上施加该第 一负电压,该第一负电压的范围系约在-15伏特到-23 伏特之间。 8.如申请专利范围第1项所述之电荷陷入记忆体元 件的程式化及抹除方法,其中在该闸极上施加该正 电压,该正电压的范围系约在14伏特到20伏特之间 。 9.如申请专利范围第1项所述之电荷陷入记忆体元 件的程式化及抹除方法,更包括在该闸极上施加该 第二负电压,以抹除该记忆体元件。 10.一种电荷陷入记忆体元件的程式化及抹除方法, 包括: 从一电荷陷入层中释放多数个陷入的电子; 程式化该记忆体元件的一记忆胞,系程式化注入多 数个电子到该电荷陷入层中;以及 从该电荷陷入层中释放该些被注入的电子。 11.如申请专利范围第10项所述之电荷陷入记忆体 元件的程式化及抹除方法,更包括在一闸极上施加 一第一负电压,以从该电荷陷入层中释放该些陷入 的电子。 12.如申请专利范围第11项所述之电荷陷入记忆体 元件的程式化及抹除方法,更包括在该闸极上施加 一正电压,以程式化注入该些电子到该电荷陷入层 中。 13.如申请专利范围第12项所述之电荷陷入记忆体 元件的程式化及抹除方法,更包括在该闸极上施加 一第二负电压,以从该电荷陷入层中释放该些被注 入的电子。 14.一种电荷陷入记忆体元件,包括: 一第一氧化层; 一陷入层,沉积在该第一氧化层上; 一第二氧化层,沉积在该陷入层上;以及 一P+型多晶矽闸极,沉积并覆盖在该第二氧化层上 。 15.如申请专利范围第14项所述之电荷陷入记忆体 元件,其中该第二氧化层具有3.1eV的一最小阻障高 度。 16.如申请专利范围第14项所述之电荷陷入记忆体 元件,其中该第一氧化层具有一厚度,且该厚度的 范围约在3nm到6nm之间。 17.如申请专利范围第14项所述之电荷陷入记忆体 元件,其中该第二氧化层系由金属所组成。 18.如申请专利范围第17项所述之电荷陷入记忆体 元件,其中该第二氧化层系由铂所组成。 19.如申请专利范围第14项所述之电荷陷入记忆体 元件,其中该第二氧化层系由二氧化矽所组成。 20.如申请专利范围第14项所述之电荷陷入记忆体 元件,其中该第二氧化层系由一高介电常数(high-k) 薄膜所组成。 21.如申请专利范围第20项所述之电荷陷入记忆体 元件,其中该高介电常数薄膜的材质系为氧化铝(Al 2O3)与HfO2其中之一。 22.如申请专利范围第14项所述之电荷陷入记忆体 元件,其中该第一氧化层系由一高介电常数(high-k) 薄膜所组成。 23.如申请专利范围第22项所述之电荷陷入记忆体 元件,其中该高介电常数薄膜的材质系为氧化铝(Al 2O3)与HfO2其中之一。 24.如申请专利范围第14项所述之电荷陷入记忆体 元件,其中该电荷陷入层系由一氮化层所组成。 25.如申请专利范围第24项所述之电荷陷入记忆体 元件,其中该电荷陷入层系由氮化矽(Si3N4)所组成 。 26.如申请专利范围第14项所述之电荷陷入记忆体 元件,其中该电荷陷入层的材质系为氧化铝(Al2O3) 与HfO2其中之一。 图式简单说明: 图1系绘示一典型矽-氧化物-氮化物-氧化物-半导 体元件。 图2A系绘示本发明一较佳实施例中藉由在闸极上 施加一负电压以重置记忆体元件的剖面图。 图2B系绘示本发明一较佳实施例中藉由在闸极上 施加一正电压以程式化记忆体元件的剖面图。 图2C系绘示本发明一较佳实施例中藉由在闸极上 施加一负电压以抹除记忆体元件的剖面图。 图3A系绘示本发明一较佳实施例中记忆体元件之 重置状态特性的曲线图。 图3B系绘示本发明一较佳实施例中记忆体元件之 程式化状态特性的曲线图。 图3C系绘示本发明一较佳实施例中记忆体元件之 抹除状态特性的曲线图。 图4系绘示本发明一较佳实施例中记忆体元件之持 久特性的曲线图。 图5系绘示本发明一较佳实施例中在高温烘烤环境 中经过1000个程式化/抹除循环之电荷保存能力的 曲线图。 图6系绘示本发明一较佳实施例中闸极注入所需阻 障高度的示意图。 图7系绘示本发明一较佳实施例中电荷陷入记忆体 元件的剖面图。 |
