发明名称 半导体积体电路装置
摘要 〔课题〕提供:以简单之构造来实现多功能化及低消耗电力化,且可使设计效率提升之半导体积体电路装置。〔解决手段〕具有第1至第3电路区块,依据来自前述第3电路区块的指示,在前述第1电路区块中,被设为内部电路的动作被保证之第1电源状态和前述内部电路的动作未被保证之第2电源状态,于前述第2电路区块设置:接受由前述第1电路区块所输出之讯号的输入都,于输入部设置输入电路,该输入电路系依据对应由前述第3电路区块对前述第1电路区块指示有前述第2电源状态时之控制讯号,和由前述第1电路区块所输出的讯号无关地,使之维持依据前述第2电路区块的动作电压之特定的讯号位准。
申请公布号 TW200607233 申请公布日期 2006.02.16
申请号 TW094108951 申请日期 2005.03.23
申请人 瑞萨科技股份有限公司 发明人 东优里;安义彦;五十岚康人;仓石孝;柳泽一正
分类号 H03K19/00;H01L21/82 主分类号 H03K19/00
代理机构 代理人 林志刚
主权项
地址 日本